Ячейка памяти для буферного запо-минающего устройства

 

ОП И

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик . (11)798998

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву (22) Заявлено 12. 04. 79 (21) 2751879/18-24 с присоединением заявки М (51)M. Кл.

G 11 С 9/00 (23) Приоритет

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 2301.81. Бюллетень ЙЯ 3 (5З) ЮЙ 681. 327..66(088.8) Дата опубликования описания 2 30 1.81 (72) АвтОР изобретения, Е.К.Мамонов (71) Заявитель (54) ЯЧЕЙКА ПАМЯТИ ДЛЯ ВУФЕРНОГО

ЗАПОМИНАЮЩЕГО УСТРОЙСТВА

Изобретение относится к автоматике и предназначено для накопленйя информационных сигналов в порядке их поступления.

Известно устройство, содержащее группы последовательно соединенных запоминающих ячеек и соответствующие каждой такой группе управляющие ячей- ки (1).

Недостатком данного устройства является последовательное прохождение информационного сигнала через группы запоминающих ячеек в соответствующую запоминающую ячейку,что сни жает быстродействие такого устройства.15

Известно буферное запоминающее устройство, содержащее группу последовательно соединенных каскадов, в каждый из которых входит запоминающая ячейка и управляющая- янейка 12). 20

Недостатком такого устройства является низкое быстродействие вследствие передачи информации в соответству ихцую запоминающую ячейку через предшествующие ячейки,а также низкая надежность из-за возможной потери инфор- мации при переносе ее в соответствую.щую запоминавхцую ячейку вследствие независимой работы запоминающих и управляющих.ячеек. 30

Наиболее близким по технической сущности к предлагаемому является буферное запоминающее устройство, содержащее управляющие и запоминающие ячейки, состоящие из четырех трехвходовых элементов И-НЕ, а управ. ляющая ячейка состоит нэ элемента 3 И-ИЛИ, первый и второй, входы первой группы входов которого соединены с соответствующими элементами И-НЕ запоминающей ячейки этого каскада, третий вход первой группы входов соединен с соответствующей входной шиной, а выход элемента 3-2И-2ИЛИ соединен с первым входом второй группы входов этого элемента, со входом подготовки и вторым входом второй группы входов элемента 3-2И-2ИЛИ предыдущего каскада, а вход установки последнего каскада является входом установки всего устройства (3).

Недостатком данного устройства является его сложность, выражающаяся в значительных затратах элементов и большом количестве связей между ними.

Цель изобретения - упрощение ячейки памяти для буферного запоминающего устройства (БЗУ).

Поставленная цель достигается тем, что в ячейке памяти для буферного за798998 поминающего устройства, содержащей два запоминающих элемента, выполнен- иые на 3К-триггерах, элемент управления выполненный на элементе И-НЕ, две информационные шины, шину сброса и шину формирования . 0, в ней 5

К-входы 3К-триггеров подсоединены к шине формирования - 0,, нулевой выход первого ДК-триггера соединен с одним из входов элемента И-НЕ и -входом второго JK-триггера, С-входы iO

ЗК-триггеров соединены соответственно с информационными шинами, R-входы JK-триггеров подключены к шине сброса, другой вход элемента И-НЕ подсоединен к нулевому выходу второго JK-триггера и 3-входу первого 3Ктриггера, выход элемента И-НЕ соединен с выходом ячейки памяти.

На чертеже изображена функциональная схема предлагаемой ячейки памяти

Устройство соедржит первый и вто- 20 рой 3К-триггеры 1 и 2, элемент И-НЕ

3, информационные шины 4 и 5, шину сброса б, шину 0 7 и шину 8 сигнала переполнения.На чертеже представлен один из вариантов буферного ЗУ, 5 выполненный на предлагаемой ячейке памяти.

° Устройство работает следующим образом.

В исходном состоянии триггеры 1 30 и 2 обнулены. На шине 7 присутствует сигнал 1, JK-триггеры 1 и 2 первой ячейки готовы для приема информации по информационным шинам 4, 5, на которых присутствует. сигнал 0, .3$

3К-триггеры 1 и 2 последующих ячеек закрыты сигналом 0, поступающим с элементов И-НЕ 3 предыдущих ячеек, на два входа которых поступают сиг. налы 1 с инверсных выходов двух 4О

3К-триггеров 1 и 2 каждой ячейки памяти.

При поступлении первого импульсного сигнала l по информационной шине 4 или 5 срабатывает соответству.ощий 3К-триггер 1 первой ячейки па- 4 .мяти и своим. сигналом с инверсного выхода на )-вход запрещает работу другого 3К-триггера 2 этой же ячейки памяти, а через элемент И-HE 3 сигналом ° 1 с его выхода на обнуляю- 5О щие входы разрешает работу JK-триггера 1 следующей ячейки памяти. Поступление следующих импульсных сигналов на сработанный дК-триггер

l не изменяет е1 о состояния, так как

К-вход каждого 3К-триггера 1 подклю» чен к шине 6. В дальнейшем устройство работает аналогичным образом.

При поступлении информации в последМ нюю ячейку памяти с выхода ее элемента И-НЕ 3 снимается сигнал 1 о переполнении устройства..

Таким образом, предлагаемая ячейка памяти для буферного запоминающего устройства, запоминающие. элементы которой выполнены на JK-триггерах типа 134ТВ14 с необходимыми связями, а элемент управления - на простом элементе И-НЕ, по сравнению с прототипом, проще и,требует микросхем на 50% меньше, а связей — на 40%.

Формула изобретения

Ячейка памяти для буферного запоминающего устройства, содержащая два. запоминающих элемента, выполненные на JK-триггерах, элемент управления, выполненный на элементе И-НЕ, две информационные шины. шину сброса и шину формирования 0, о т л ич а ю щ а я с я тем, что, с целью упрощения ячейки памяти, в ней

К-входы )К-триггеров подсоединены к шине формирования . 0, нулевой выход первого 3К-триггера соединен с одним из входов элемента И-HE и )-входом второго JK-триггера, С-входы 3К-триггеров соединены соответственно с информационными шинами, R-входы JK-триггеров подключены к шине сброса, другой вход элемента И-НЕ подсоединен к нулевому выходу второго JK-триггера и

3-входу первого 3К-триггера, выход элемента И-НЕ соединен с выходом ячейки памяти. Источники информации, принятые во внимание при экспертизе

1. Патент Ctaa 9 3588847, кл. G ll С 7/00, опублик. 1971. ,2. Патент Великобритании 9 1293032, кл. G ll С 9/00, опублик ° 1972.

3. Авторское свидетельство СССР по заявке Р 2640143, кл. G 11 С 9/00

10.07.79 (прототип).

798998

Составитель А. Воронин

Редактор Т. Кугрышева Техред Т,Маточка Корректор H. Нвыдкан

Заказ 10079/76 Тираж 656 Подписное

ВНИИПИ Государственного комитета СССР но делам изобретений и открытий

113035, Москва, Ж-35, Рауыская наб., д. 4/5Филиал ПЛЛ Патент, r. Ужгород, ул. Проектная, 4