Устройство передачи цифровых сигналов

 

ОП ИКАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических республик

<п>919! 29

Ф т

Ф (61) Дополнительное к авт. свид-ву (22)Заявлено 03.07.80 {21) 2951126/18-09 с присоединением заявки .й (23) Приоритет

Опубликовано 07.04.82 Бюллетень тте 13

Дата опубликования описания 07.04. 82 (51)М. Кл,.

Н 04 L 7/08

Гоеудеротееииьй комитет ссса ив делам изобретений и открытий (aa) УЙК 621 ° 394. .662 (088. 8}

Л.Н.Оганян и Я.А.Ладомирски (72) Авторы изобретения (7I) Заявитель (54) УСТРОГ!СТВО ПЕРЕДАЧИ ЦИФРОВЫХ

СИГНАЛОВ

Изобретение относится к технике электросвязи и может быть использовано в многоканальных цифровых системах передачи.

Известное устройство передачи цифровых сигналов с двусторонним сог5 ласованием скорости, содержащее на передающей стороне объединенные по входу блок выделения тактовой частоты и блок памяти, выход которого под10 ключен к соответствующему входу блока передачи группового сигнала, а также последовательно соединенные блок задающих генераторов, формирователь сигнала команд согласования

15 скорости, первый элемент ИЛИ, блок запрета и временной дискриминатор, к второму входу которого и входу записи блока памяти подключен выход,блока выделения тактовой часто" ты, а выходы временного дискриминатора подключены к второму и третьему входам формирователя сигнала команд согласования скорости, выход которо" го подключен к второму входу блока запрета, выход которого подключен ко входу считывания блока памяти, при этом второй выход блока задающих генераторов подключен к второму входу первого элемента ИЛИ, а на приемной стороне — объединенные по входу блок выделения тактовой частоты, блок приема синхросигнала и канальный распределитель, а также последовательно соединенные блок задающих генераторов, формирователь сигнала команд согласования скорости, эле" мент ИЛИ, блок запрета, блок фазовой автоподстройки частоты (ФАПЧ) и блок памяти, к второму входу которого подключен выход блока запрета, а к третьему входу блока памяти и второму входу формирователя сигнала команд согласования скорости подключен выход канального распределителя, при этом выходы блока выделения тактовой частоты и блока приема синхросигнала подключены ко входам блока задаю3 9191 ! щих генераторов, второй выход которого подключен к вторым входам элемента ИЛИ и канального распределите" ля, к третьему входу которого подключен первый выход формирователя сигнала команд согласования скорости, второй выход которого годключен к второму входу блока запрета 11 1.

Однако устройство обладает низкой помехоустойчивостью и достоверностью 10 передачи цифровых сигналов.

Цель изобретения - повышение помехоустойчивости и достоверности передачи цифровых сигналов.

Для достижения цели в устройство передачи цифровых сигналов введены на передающей стороне последовательно соединенные элемент HE первый элемент И, второй элемент ИЛИ и второй элемент И, а также индикатор и блок контроля, входы которого объединены с соответствующими входами блока памяти, а выходы блока контроля подключены к входу индикатора и второму входу второго элеме та И, выход которого подключен к соответствующему входу блока передачи группового сигнала, при атом третий выход блока задающих генераторов подключен к вто рому входу первого элемента И, а к второму входу второго элемента ИЛИ подключен второй выход формирователя сигнала команд согласования скорости, а на приемной стороне введены последовательно соединенные элемент И, триг- згер и индикатор, а также блок управления, ко входам. которого подключены первый, второй и третий выходы формирователя сигнала согласования скорости, а выход блока управления подключен к второму входу триггера и первому входу элемента И, второй вход которого соединен со входом блока выделения тактовой частоты.

На чертеже представлена электрическая структурная схема устройства.

Устройство передачи цифровых сигналов содержит на передающей стороне блок 1 выделения тактовой частоты, временной дискриминатор 2, блок 3 памяти, блок 4 запрета, формирователь 5 сигнала команд согласования скорости, первый элемент ИЛИ 6,блок 7 контроля, индикатор 8, элемент НЕ 9, первый элемент И 10, второй эле- Ы мент ИЛИ 11, второй элемент И 12, блок 13 задающих генераторов, блок 14 передачи группового сигнала, на приемной стороне — блок 15 выделения тактовой частоты, блок 16 синхросигнала, блок 17 задающих генераторов, канальный распределитель 18, блок 19 памяти, блок 20 фазовой автоподстройки частоты, элемент ИЛИ 21, блок 22 запрета, формирователь 23 сигнала команд согласования скорости, блок 24 управления, элемент И 25, триггер 26, индикатор 27.

Устройство работает следующим образом, Запись информации в блок 3 памяти осуществляется с тактовой частотой объединяемого сигнала, выделяемой блоком 1 выделения тактовой частоты, а считывание с частотой, определяемой блоком 13 задающих генераторов. Если частота считывания превышает частоту записи, а разность фаз между ними достигает порогового значения временного дискриминатора 2, то с его выхода подается сигнал на формирователь 5 сигнала команд согласования скорости. В определенные интервалы времени с выхода формирователя 5 сигнала команд согласования скорости подается сигнал на блок 4 запрета, тем самым задерживая очередной импульс считывания. Если пороговое значение временного дискриминатора 2 превышается при частоте записи больше частоты считывания, то со второго выхода временного дискриминатора 2 подается сигнал на формирователь 5 сигнала команд согласования скорости и с его первого выхода обозначенного знаком (") в определенные интервалы подается сигнал, который через первый элемент ИЛИ 6 и блок 4 запрета дополнительно считывает очередной символ блока 3 памяти„

Считываемые информационные символы поступают в блок 14 передачи группового сигнала, где формируется в групповой сигнал, передаввемый в линию связи.

Блок 1 выделения тактовой частоты, временной дискриминатор 2, блок 3 памяти, блок 4 запрета,формирователь 5 сигнала команд согласования скорости, первый элемент ИЛИ 6 предсталяют собой блок асинхронного сопряжения передачи {БАС Лер.) . йля контроля работоспособности

БАС Пер. и состояния входного линейного тракта на один из входов бло5 919 ка 7 контроля подается входной цифровой сигнал для определения вероятности ошибок, вносимых цифровым трактом (например, по критерию нарушения чередования полярностей во входном циф- 5 ровом сигнала). На другие входы бло" ка контроля поступают импульсные последовательности записи и считывания, для проверки очередности импульсов считывания и записи в блоке 3 памяти.

Один из выходов блока 7 контроля соединен со входом индикатора 9 для местной сигнализации при возникновении неисправности. Передача обобщенного сигнала о состоянии БАС Пер. 15 и входного линейного тракта на противоложную станцию не требует выделения дополнительного цифрового канала.

Информация в виде 000... при исправной аппаратуре либо 111... в случае 20 возникновения неисправности со второго входа блока 7 контроля поступает на второй вход второго элемента И 12, на первый вход которого подается стробирующая импульсная последовательность с выхода второго элемента ИЛИ 11.

Данная стробирующая последовательность формируется на временных позициях в моменты введения положительной вставки и в моменты отсутствия ЗО информационных символов отрицательного согласования скорости. Это обеспечивается тем, что на один из входов второго элемента ИЛИ 11 поступает сиг. нал с выхода формирователя сигнала з5 команд согласования скорости в моменты введения положительной вставки, а на другой вход второго элемента ИЛИ 11 подается сигнал с выхода первого элемента И 10, формируемый 4о в интервалы времени, предназначенные для передачи информационных символов при отрицательном согласовании.

На приемной стороне с помощью блока 1 выделения тактовои частоты

М 45 формируются колебания тактовой частоты, а цикловая синхронизация обеспечивается с помощью блока 16 прие" ма синхросигнала. Сигналы с выходов этих устройств управляют блоком 17 задающих генераторов. Основная информация с выхода канального распределителя 19 в начале записывается в блок 19 памяти, а затем считывается с помощью импульсной последовательности, формируемой блоком 20 фазовой автоподстройки частоты. На канальный распределитель 18информаци129 6 онной последовательности подаются сигналы с выхода блока 17 задающих генераторов, за счет чего на выходе канального распределителя 19 формируются символы данного цифрового сигнала и символы команды согласования скорости, а также с выхода формирователя 23 сигнала команд согласования скорости в моменты передачи информационных символов по специальному каналу (при отрицательном согласовании скорости). В формирователе 23 сигнала команд согласования скорости выделяются эти команды и с помощью импульсного сигнала от блока 17 задающих генераторов на выходах форми" рователя 23 сигнала команд сагласо" вания скорости формируются сигналы отрицательного (-) и положительного (+) согласования скорости. Сигнал отрицательного согласования поступает на третий вход канального распределителя 18, элемент ИЛИ 2 1, а также на блок 24 управления. Сигнал положительного согласования поступает на блок запрета и блок 24 управления. Кроме того на блок 24 управления поступает сигнал, определяющий временные интервалы символов цифрового канала, используемого для передачи информационной импульсной последовательности при отрицательном согласовании скорости. В интервалах времени согласующих символов, несущих информацию о состоянии БАС Пер. и входного цифрого тракта на выходе блока .24 управления формируются сигналы, подаваемые на элемент И 25, на выходе которого выделяется последовательность импульсов. Эта после" довательность, имеющая при исправной аппаратуре группообразования вид 000..., а при неисправностях111..., подается на триггер 26, который нормализует длительность им" пульсов,«зеспечивая устойчивую работу индикатора 27.

Таким образом, предлагаемое устройство обеспечивает контроль работоспособности блоков асинхронного сопряжения передающей станции и состояния входных линейных трактов, а также передачу обощенной информации об этом на противоположную стан. цию. При этом передача контрольной информации не требует специального цифрового канала и осуществляется на временных позициях,. отводимых

919129 для вставки при положительном согласовании, и для передачи информационной импульсной последовательности. при отрицательном согласовании скорости. Это позволяет повысить помехо- 5 устойчивость и достоверность передачи цифрового сигнала без снижения эффективности использования пропускной способности цифрового тракта.

10 формула изобретения

Устройство передачи цифровых сигналов с двусторонним согласованием скорости, содержащее на передающей стороне объединенные по входу блок выделения тактовой частоты и

ОлОК памяти, выхОд ксутopoI Î подклю чЕн к соотве — ствующему входу блока 20 передачи групповогo сигнала, а также последовательно соединенные блок задающих генераторов, формирователь сигнала команд согласования скорости,,первый элемент ИЛИ, блок запрета и 25 ,временной дискриминатор, к второму входу которого и входу записи блока памяти подключен выход блока выделения тактовой частоты, а выходы BOF менного дискриминатора подключены 30 к второму и третьему входам формирования сигнала команд согласования скорости, выход которого подключен к второму входу запрета, выход которого подключен к входу считывания бло з ка памяти, при этом второй выход блока задающих генераторов подключен к второму входу первого элемента ИЛИ, а на приемной стороне — объединенные по -õ: îäó б,л о,к выделения тактовой час- 0 тоть:, блок приема синхросигнаг>а и канальный распределитель, а также последовательно соединенные блок задающих генераторов, формирователь сигнала команд согласования скорости, элемент ИЛИ, блок запрета, блок фазовой автоподстрой ки частоты (ФАПЧ)

vi блок памяти„ к второму входу которого подключен выход блока запрета, а к третьему входу блока памяти и вто рому входу формирователя сигнала Ко манд согласования скорости подключен выход канального распределителя, . при этом выходы блока выделения тактовой частоты и блока приема синхросигнала подключены к входам блока задающих генераторов, второй выход которого подключен к. вторым входам элемента ИЛИ и канального распределителя, к третьему входу которого подключен первый выход формирователя сигнала команд согласования скорости, второй выход которого подключен к второму входу блока запрета, о т л ич а ю щ е е с я тем, что, с целью повышения помехоустойчивости и досто верности передачи цифровых сигналов, введены на передающей стороне последовательно соединенные элемент НЕ, первый элемент И, второй элемент ИЛИ и второй элемент И, " также индикатор и блок контроля, входы которого обьединены с соответствующими входами блока памяти, а выходы блока контроля подключены к входу индикатора и второму входу второго элемента И, выход которого подключен к соответствующему входу блока переда и груп

fIoBoI сигнала, при этом третий выход блока задающих генераторов подключен к второму входу первого элемента И, а к второму входу второго элемента ИЛИ подключен второй выход формирователя сигнала команд согласования скорости, а на приемной стороне введены последовательно соединенные элемент И, триггер и индикатор, а также блок управления, ко входам которого подключены первый, второй и третий выходы формирователя сигнала команд согласования скорости, а выход блока управления подключен к второму входу триггера и первому входу элемента И, второл вход которого соединен cG входом блока вь>деления тактовой частоты.

Источники информации, принятые во внимание при экспертизе

1, Аппаратура вторичной цифровой системы передачи ИКИ-120, — "Зле ктросвязь, 1977, И 12, с.23-32 (прототип).