Преобразователь биполярного кода

 

Изобретение относится к автоматике . Его использование в системах передачи цифровой информации позволяет повысить помехоустойчивость преобразования . Преобразователь биполярного кода содержит дифференциальный блок 1, селекторы 2, 3 фронтов импульсов , элемент ИЛИ 5, триггеры 8, 12 и элемент 13 задержки. Введение формирователя 4 импульсов, счетчиков . 6, 7, элемента И 9, элементов ИЛИ 10, 11 обеспечивает работу преобразователя с импульсами любой длительности независимо от стабильности питающих напряжений и от изменений амплитудных параметров входного сигнала.3 ил. iplti.i

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51)4 Н 03 И 5

ВСГ(-() щз ;р

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCH0MV СВИДЕТЕЛЬСТВУ!!3, ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3919287/24-24 (22) 27.06.85 (46) 07.04.87. Бюл. Р 13 (72) Е.В.Чернышова и Ю.М.Чернышов (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Ф 782171, кл. Н 04 В 1/10, 1979.

Авторское свидетельство СССР

У 1051708, кл. Н 03 М 5/12, 1982, (54) ПРЕОБРАЗОВАТЕЛЬ БИПОЛЯРНОГО КОДА (57) Изобретение относится к автоматике. Его использование в системах передачи цифровой информации позволя„Л0„„1 02436 A 1 ет повысить помехоуСтойчивость преобразования. Преобразователь биполярного кода содержит дифференциальный блок 1, селекторы 2, 3 фронтов импульсов, элемент ИЛИ -5, триггеры 8, 12 и элемент 13 задержки. Введение формирователя 4 импульсов, счетчиков °

6, 7, элемента И 9, элементов ИЛИ 10, 11 обеспечивает работу преобразователя с импульсами любой длительности независимо от стабильности питающих напряжений и от изменений амплитудных параметров входного сигнала.3 ил.

1 13024

Изобретение относится к автоматике и может быть использовано в системах передачи цифровой информации.

Цель изобретения — повышение помехоустойчивости преобразования. 5

На фиг.1 представлена функциональная схема преобразователя; на фиг.2 и 3 — временные диаграммы, поясняющие его работу.

Преобразователь биполярного кода 10 содержит дифференциальный блок 1, первый 2 и второй 3 селекторы фронтов импульсов, формирователь 4 импульсов, первый элемент ИЛИ 5, первый

6 и второй 7 счетчики, первый триггер 8, элемент И 9, второй 10 и третий 11 элементы ИЛИ, второй триггер

12, элемент 13 задержки. На фиг.1 обозначены первый 14 и второй 15 входы, первый 16 и второй 17 выходы. 20

Дифференциальный блок 1 выполнен на дифференциальном усилителе, что обеспечивает по сравнению с трансформаторным каскадом повышение входного сопротивления.

На фиг.2 и 3 обозначено." а — сигналы на первом входе 14 преобразователя; б — сигналы.на выходе первого селектора 2 фронтов импульсов (выход 17); в — сигналы на .выходе второго селектора 3 фронтов импульсов;

r — сигналы на выходе первого элемента ИЛИ 5; д — сигнал на выходе формирователя 4 импульсов; е — сигналы на выходе элемента 13 задержки; 35 ж — сигнал на выходе первого тригге-, ра 8; з — сигнал на выходе элемента

И 9; и, к — сигналы на выходах соответственно первого и второго счетчиков 6 и 7; л, м — сигналы соответст- 40 венно на К- и $-входах второго триггера 12; н — сигналы на выходе второго триггера 12 (выход 16).

Преобразователь работает следующим 45 образом.

Сигналы биполярного кода поступают на входы 14 и 15 преобразователя в общем случае в виде последовательности и-разрядных слов, отделенных одно от другого временным интервалом в ш периодов Т частоты передачи бит информации, во время которого напряжения обоих сигналов двухполярного кода равно в идеальном случае нулю.

Таким образом, передача одного информационного слова занимает временной интервал пТ а интервал между словами — mT, где m — положительные, а n —36 2 положительные и целые числа. В дифференциальном блоке 1 происходит взаимное вычитание входных сигналов, позволяющее подавать синфазные помехи, которые могут оказаться во входном сигнале. Далее сигнал поступает на входы селекторов 2 и 3 фронтов импульсов„ импульсы на выходах которых формируются, соответственно, по положительному и отрицательному фронтам входного сигнала, Длительность формируемых на их выходах импульсов устанавливается в зависимости от быстродействия элементной базы, на которой реализуется преобразователь.

Длительность импульса на выходе второго селектора 3 должна обеспечивать устойчивое срабатывание счетчиков 6 и 7 и триггера 12, а на выходе первого селектора ?, формирующего тактовые импульсы на выходе 17, еще и превышать время распространения сигнала по пути: вход элемента ИЛИ 5— выход триггера 12. Таким выбором длительности тактовых импульсов обеспе- чивается устойчивая привязка их спада к сигналу на выходе 16, что существенно для последующей обработки преобразованных сигналов, например, для преобразования последовательных данных в параллельные.

Импульсы с выхода первого селектора 2 фронтов импульсов запускают формирователь 4 импульсов и через элемент 13 задержки поступают на Rвход триггера 8, устанавливая на его выходе логический "0".

При этом элемент 13 задержки выполняет две функции: задерживает появление импульса на R-входе триггера 8 до тех пор, пока не сработает формирователь 4 импульсов .и не исчезнет уровень на Б-входе, удерживающий выход триггера 8 в состоянии логической "1", и задерживает переключение этого триггера 8 настолько, чтобы первый импульс с выхода элемента ИЛИ 5 успел пройти через открытый элемент И 9 и при этом имел бы длительность, достаточную для срабатывания триггера 12.

Формирователь 4 импульсов служит для выявления момента окончания передачи информационного слова. По окончании и-разрядного входного слова после того, как на выходе элемента

ИЛИ 5 появится нулевой уровень, формирователь 4 импульсов через время

3 13024 (1-3)Т вырабатывает на своем выходе уровень логической "1", который устанавливает на выходе триггера 8 уровень логической "1", а на выходе триггера 12 — уровень логического

"0". В этом состоянии триггеры 8 и 12 удерживаются до.тех пор, пока на входы 14 и 15 преобразователя не придет очередное информационное слово.

Если в начале очередного информа- 10 ционного слова передается логическая

"1", то первый импупьс появляется на выходе первого селектора 2 фронтов импульсов (фиг.2), который вырабатывает выходной импульс по положительному фронту входного сигнала. Этот импульс, проходя через элемент ИЛИ 5, запускает формирователь 4 импульсов, и через открытый элемент 9 и элемент

ИЛИ 10 устанавливает на выходе триг- 2р гера 12 уровень логической "1". На, выходе формирователя 4 импульсов с задержкой по отношению с входному импульсу формируется уровень логического "0". При этом триггер 8 по S-вхо- 25 ду и триггер 12 по R-входу оказываются отпущенными..

Через время, определяемое элементом 13 задержки, этот же импульс появляется на R-входе триггера 8, ус- 3р танавливая на его выходе уровень логического "0", который запирает элемент И 9 и блокирует прохождение импульсов через него. Поскольку логический "0" на выходе формирователя 4 импульсов сохраняется до конца преобразуемого слова, то и элемент И 9 заперт все это время, Управление триггером 12 после приема первого бита информационного слова осуществляется gp счетчиками 6 и 7 через элементы ИЛИ

10 и 11.

Если в начале информационного слова передается логический "0", то первым на выходе блока 1 появляется от- 45 рицательный фронт импульса, по которому на выходе второго селектора 3 формируется импульс. Этот импульс через элемент ИЛИ 5 запускает формирователь 4 импульсов, а через элемент50

13 задержки устанавливает на выходе триггера 8 логический уровень, запрещающий прохождение импульсов через элемент И 9. Кроме того, этот импульс устанавливает в начальное состояние 55 счетчик 6 и увеличивает на единицу число в счетчике 7. Поскольку после окончания предыдущего информацион36 4 ного слова триггер 12 был установлен сигналом с выхода формирователя 4 импульсов в состояние логического "0, то его состояние не изменяется, а на выходе сохраняется логический "0".

После приема первого бита информационного слова управление триггером

12 осуществляется счетчиками 6 и 7, которые формируют управляющие сигналы в моменты изменения входной информации с логического "0" на "1"— счетчик 6, а с логической "1" на "0"— счетчик 7. На выходах счетчиков 6 и 7 происходит изменение логического состояния, если между соседними импульсами установки придет два счетных импульса.

Если во входной информации происходит изменение передаваемых данных с логического "0" на "1" (с "1" на

"0"), то на выходе дифференциальногд. блока 1 образуется подряд друг за другом два одинаковых фронта (фиг.3).

На выходе соответствующего селектора (3 или 2) формируется подряд два импульса. Эти импульсы располагаются между двумя соседними импульсами установки, которые формируются по соответствующему фронту на выходе селектора 2 или 3. При этом на выходе счетчика 7 (6) появляется активный логический уровень, который через элемент ИЛИ 11 (10) устанавливает триггер 12 в состояние логического "0" ("1") °

Если во входной информации не происходит изменений в передаваемых данных, т.е. непрерывно в течение нескольких бит информации передается логический ."0" ("1"), то изменения состояния триггера 12 не происходит, поскольку между двумя соседними импульсами, приходящими на вход установки счетчика 7 (6), на счетном входе не может появиться подряд два импульса и, следовательно, на выходе счетчика 7 (6) не появляется активный логический сигнал, приводящий к изменению состояния триггера 12. На выходе триггера 12 сохраняется логический уровень, который образовался при приеме предыдущего бита информации.

Выходные преобразованные данные

< достоверны в моменты окончания импульсов на выходе первого селектора

12 фронтов импульсов. При этом длительность импульсов входных сигналов может быть любой.

||о оно ywg oð| ационнохо

cno/à а

Монентв| доотодерноети проооразобанно|х данно|х

Фиг. 2

5 13024

Селекторы 2 и 3 фронтов импульсов обеспечивают также порог по скорости нарастания входного сигнала, который зависит от требований, предъявляемых к фронту и спаду двухполярного сигна5 ла, а также порог порядка (15-20Е) от максимально допустимой амплитуды биполярного сигнала. Этот порог устанавливается выбором режима селекторов 2 и 3 и обеспечивает дополнитель- 1ð ную устойчивость к возможным противофазным помехам. Стабильность порога для работы преобразователя несущественна.

Поскольку выходные сигналы (вы- 15 ходы 1б и 17) формируются из перепадов входных биполярных сигналов, они не зависят от стабильности напряжений питания преобразователя и изменения амплитудных параметров преобра- 20 зуемых сигналов, а следовательно, устойчивость преобразования повьппается.

Формула изобретения 25

Преобразователь биполярного кода, содержащий дифференциальный блок, первый и второй входы которого являются соответствующими .входами преобразователя, выход подключен к входам первого и второго селекторов фронтов импульсов, выходы которых

36 6 соединены с соответствующими входамп элемента ИЛИ, выход которого через элемент задержки подключен к В.-входу первого триггера, второй триггер, выход которого является первым выходом преобразователя, о т л и ч а юшийся тем,,что, с целью повьппения помехоустойчивости преобразования, в преобразователь введены счетчики, элемент И, второй и третий элементы ИЛИ и формирователь импульсов, вход которого подключен к выходу первого элемента ИЛИ, счетный вход первого и установочный вход. второго счетчиков и первый вход элемента И объединены и подключены к выходу первого селектора фронтов импульсов и второму выходу преобразователя, счетный вход второго и установочный вход первого счетчиков объединены и подключены к выходу второго селектора фронтов импульсов, выходы счетчиков соединены с первыми входами соответственно второго и третьего элементов

ИЛИ, выходы которых подключены соответственно к S- и К-входам второго триггера, выход формирователя импульсов подключен к второму входу третьего элемента ИЛИ и S-входу первого триггера, выход которого соединен с вторым входом элемента И, выход которого подключен к второму входу второго элемента ИЛИ.

1302436

Ъ о

Составитель О.Ревинский

Техред Л.Олейник

Корректор С.Шекмар

Редактор А.Шандор

Подписное

Производственно-полиграфическое предприятие, r.Óæãoðoä, ул. Проектная, 4

Заказ 1225/56 Тираж 902

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 ñ о

Ъ

Ъ

0 ф