Устройство для измерения и регулирования соотношения скоростей

 

Изобретение относится к измерительной технике. Цель изобретения-- повьшение быстродействия и уменьшение погрешности измерения и регулирования соотношения скоростей при их изменении в широком диапазоне. Устр-во содержит источники I и 2 импульсных сигналов, формирователи 3 и 4, инверторы 5 и 6, генератор 7 эталонной частоты, элементы И 8 и 9, счетчики 10 и 11, регистры 12 и 13 памяти, цифроаналоговое делительное устр-во 14, умножители 15 и 16 частоты , делители 17, 18 и 19, узел 20 управления делением частоты, блок 21 формирования циклов измерения, блок 22 инверторов, управляемый блоком 23, источник 24 опорного напряжения, блок 25 регулирования соотношения скоростей и задатчик 26. Введение новых элементов и образование новых связей между элементами устр-ва позволяют производить перестройку коэффициента деления в функции базовой скорости, что позволяет измерить соотношение скоростей и частот первичных сигналов источников 1 и 2 путем сравнения частот преобразованных сигналов, которые изменяются в более узком диапазоне , чем общий диапазон изменения сравниваемых скоростей. 1 з.п. ф-лы, 3 ил. (Л оо О5 ; со ;о со ф|Уг/

CQl03 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1364993 А1 (5g 4 G 01 P 3/56

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTKPblTI44 (2I) 3926589/24-10 (22) 09 ° 07 ° 85 (46) 07.01.88. Бюл. М 1 (71) Ивановский энергетический институт им.В.И.Ленина и Ивановский научно-исследовательский экспериментально-конструкторский машиностроительный институт (72) С.В.Тарарыкин, Е.В.Красильникьянц, А.П.Бурков, В.С.Иванников и В.И.Смирнов (53) 531.77:621.317.39{088.8) (56) Авторское свидетельство СССР

У 107 1961, кл. G 01 Р 3/54, 1984.

Авторское свидетельство СССР

У 1224726, кл. G 01 P 3/56, 1984. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ И РЕГУЛИРОВАНИЯ СООТНО111ЕНИЯ СКОРОСТЕЙ (57) Изобретение относится к измерительной технике. Цель иэобретения.— повышение быстродействия и уменьшение погрешности измерения и регулирования соотношения скоростей при их изменении в широком диапазоне.

Устр-во содержит источники I и 2 импульсных сигналов, формирователи 3 и 4, инверторы 5 и 6, генератор 7 эталонной частоты, элементы И 8 и 9, счетчики 1 0 и I 1, регистры I 2 и 13 памяти, цифроаналоговое целительное устр-во 14, умножители 15 и 16 частоты, делители 17, 18 и 19, узел 20 управления делением частоты, блок 21 формирования циклов измерения, блок

22 инверторов, управляемый блоком 23, источник 24 опорного напряжения, блок

25 регулирования соотношения скоростей и задатчик 26. Введение новых элементов и образование новых связей между элементами устр-ва позволяют производить перестройку коэффициента «а е деления в функции базовой скорости, что позволяет измерить соотношение скоростей и частот первичных сигналов источников и 2 путем сравнения частот преобразованных сигналов, которые изменяются в более узком диапазоне, чем общий диапазон изменения сравниваемых скоростей. 1 э.п. ф-лы, @АР

3 ил.

13649

Изобретение относится к технике электрического измерения и регулирования соотношения (относительной разности) скоростей вращения электродви5 гателей, рабочих органов машин и механизмов, а также соотношения частот электрических сигналов .

Цель изобретения — повышение быстродействия и уменьшение погрешности измерения и регулирования соотношения скоростей при их изменении в широком диапазоне.

На фиг,l представлена функциональная схема устройства; на фиг ° 2в 15 временная диаграмма его работы, иллюстрирующая изменение состояний информационных шин и шин управления в цикле измерения для случая A = 4; на фиг ° 3 — схемы блока формирования цик- 20 ла измерения.

Устройство содержит источники 1 и 2 импульсных сигналов, входные формирователи 3 и 4, инверторы 5 и 6, генератор 7 эталонной частоты, эле- 25 менты И 8 и 9, подключенные первыми входами к генератору 7, а выходами— к счетным входам соответственно нереверсивного и реверсивного счетчиков

10 и 11, регистры 12 и 13 памяти, пер-30 вый из которых подключен к выходу счетчика 10 непосредственно, а второй — к выходу счетчика 11 через узел инвертирования числа, цифроаналоговое делительное устройство 14, связанное цифровыми входами с выходами регистров памяти, умножители 15 и

16 частоты и управляемые делители

17 и 18 частоты, попарно включенные в оба измерительных канала таким об- 40 разом, что входы умножителей 15 и 16 подключены к выходам соответствующих формирователей 3 и 4, а выходы соединены со счетными входами соответственно элементов 5 и 6, неуправляемый делитель 19 частоты, счетным и обнуляющим входами подключенный соответственно к генератору 7 н умножителю

15, узел 20 управления делением частоты, счетным и обнуляющим входами связанный соответственно с выходами делителя 19 и умножителя 15, блок 21 формирования цикла измерения, подключенный своими четырьмя входами к выходам инверторов 5 и 6 и умножителей

15 и 16, блок 22 инверторов, управляемый блоком 23, реверсивный источник

24 опорного напряжения, формируемого для блока 14. Информационный вход

93 2 прелзаноса счетчика ll связан с выходом счетчика 10, управляющие входы делителей 17 и 18 и цифровой вход блока 25 регулирования соотношения скоростей объединены с выходом узла

20, а выходы блока 21 соединены соответственно первый — со стробирующим входом узла 20, обнуляющим входом счетчика 10 и стробирующим входом предзаноса управляемого делителя 17, второй и четвертый — с вторыми входами соответственно элементов И 8 и 9, третьим — со стробирующими входами регистров 12, 13 и блока 23, а пятым — со стробирующими входами предзаноса соответственно счетчика 11, управляемого делителя 18 и с входом сброса блока 23.

Элементы 1,3,15,17,5,8,10,12 образуют первый измерительный канал, а элементы 2,4,16,18,6,9,11 22,13 второй измерительный канал ° Оба канала в совокупности с элементами 7, 21,14,23,24,19,20 образуют блок измерения соотношения скоростей. На вход блока 25 подключен задатчик 26.

Блоки 15 и 16 представляют собой одинаковые умножители частоты, не вносящие статической погрешности в преобразование частоты. В качестве блоков 15, 16 целесообразно использовать блоки фазовой автоподстройки частоты (ФАПЧ).

Управляемые делители 17 и 18 являются идентичными, Они обеспечивают

I деление частот С,, f < преобразованных сигналов источников 1, 2, поступающих на их счетные входы с выходов блока 15, 16 на один и тот же коэффициент деления N, определяемый цифровым кодом, установленным узлом 20 и несущим информацию о скорости g (÷àñ/ 1 тоте f., а точнее о периоде Т,): Я, =

= КЛ,; f = КГ,; Т, =.Т,/К, где К— коэффициент умножения частоты; Я базовая скорость; f„ è Т, — частота и период сигнала источника I. При этом информация с шины управления считывается в каждые иэ блоков 17

18 перед началом цикла измерения стробирующими импульсами.

Узел 20 управления делением частоты состоит иэ включенных последовательно счетчика и регистра памяти, причем счетчик своим счетным входом подключен к выходу блока 19 и производит отсчет только в течение импульса на выходе умнажителя 15, обТ N Т»N

К К

К ft.К

Л.

Tf N

N

f. К f К -Г, .--1 (1)

М N

f: К

3 ! 3649 нуляясь и прекращая счет во время паузы сигнала, а регистр памяти считывает информацию с выхода счетчика только по команде блока 21.

Функции блока 22 заключаются в том, чтобы на основе информации о преобразованных умножителями и управляемыми делителями частоты сигналах источников I 2, поступающих по вход- 10 ным шинам, сформировать и выдать управляющие воздействия по выходным шинам на другие элементы устройства в цикле измерения в соответствии с диаграммой на фиг.2.

Блок 21 формирования цикла изме— рения (фиг.3) содержит дифференцирующие цепочки 27 — 29, инверторы

30 — 33, элементы И 34 — 37, l-й, 2-й.и 3-й D-триггеры 38 — 40.

Сброс D-триггеров 38, 39 (подготовка блока 21 к работе) осуществляется в конце рабочего импульса сигнала источника 2, преобразованного умножителем 16 и делителем 18, т.е, 25 в конце цикла измерения. При этом на Q-выходах триггеров 38 и 39 устанавливаются уровни логического нуля.

Переключение триггеров возможно только в последовательности 38, 39, 40.

Первый триггер 38 переключается в конце первого (рабочего) импульса сигнала источника 1, преобразованного умножителем 15. В результате диф— ференцирующая цепочка 27 формирует короткий положительный импульс на первом выходе блока 21, а на выходе элемента И, т.е. на втором выходе блока 21, появляется уровень логической единицы.

Второй триггер 39 переключается в конце первого (рабочего) импульса сигнала источника 1, преобразованного умножителем 15 и управляемым делителем 17. При этом на выходе элемента

И, т.е. на втором выходе блока 21, восстанавливается уровень логического нуля. Таким образом, на втором выходе блока 21 уровень логической единицы держится в течение времени импульса выходного сигнала делителя 17.

Третий триггер 40 переключается по заднему фронту первого импульса сигнала источника 2, преобразованного умножителем !6, следующему во вре- 55 мени за рабочим импульсом на выходе блока 17. При этом на четвертом выхо— де блока 2! Устанавливается уровень логической единицы, а дифференцирую9" .»

4 щей цепочкой 28 и инвертором 32 на пятом выходе блока 21 формируется короткий отрицательный импульс.

В конце рабочего импульса сигнала источника 2, преобразованного элементами 16 и 18, дифференцируюшая цепочка 29 и элемент И 37 формируют короткий положительный импульс сброса по третьему выходу блока 21, по которому посредством инвертора 33 происходит установка блока 21 в исходное сос-тояние.

Устройство в целом работает следующим образом.

Измерение соотношения скоростей основано на сравнении количества импульсов эталонной частоты f npoxoЭ 1, Ю дящих за временные интервалы Т,, Т, одинаково пропорциональные периодам

Т, Т импульсных сигналов источников 1, 2, связанных с приводными точками, скорости 5i,, Я которых сравниваются:

If If (tf

T„ f > — T f» Т ° — Т

Т", Г Т, причем f, К=

С. g/N f f . g/N f (2)

Измерение осуществляется циклами.

11икл измерения включает три этапа: определение коэффициента деления N, соответствующего базовой скорости Л, ведущего вала, получение информации

If о периоде Т, с требуемой для дальнейшего определения соотношения Е точностью путем подсчета числа импульсов эталонной частоты счетчиком IО в течение рабочего импульса на втором выходе блока 21 продолжитель-. ностью N Т

If абсолютной разности периодов (Т,—

-Т ) и вычисление соотношения пери--— одов (скоростей) посредством предзаноса информации о величине Т с выхода счетчика 10 в реверсивный счетчик II последующего вычитания из содержимого последнего импульсов опорной частоты в течение рабочего импульса на четвертом выходе блока

3ы„

I!en К р где К „, — коэффициент передачи дели50 тельного устройства.

Перестройка коэффициента деления

N в функции базовой скорости позволяет измерять соотношение скоростей или частот первичных сигналоь источ55 ников 1, 2 путем сравнения частот !! Н преобразованных сигналов, которые изменяются в гораздо более узком диапазоне, чем общий диапазон изменения сравниваемых скоростей.

5 136

21 продолжительностью 5 т /К и ре— ализации операции деления (T — т,")!

/Т, цифроаналоговым делительным устройством 14.

Цикл измерения начинается с приходом первого (рабочего) импульса сигнала источника 1, преобразованного умножителем 15, следующим во времени эа коротким импульсом "Конец цикла", формируемым блоком 21 на третьем выходе °

В течение рабочего импульса дли-! тельностью Т, /2 (сигнала с частотой

f,) блоком 20 осуществляется определение величины базовой скорости путем подсчета количества импульсов эталонной частоты генератора 7, деленной блоком 19.

В конце указанного рабочего импульса (фиг.2) блок 21 формирует на первом выходе короткий положительный импульс, инициирующий перевод информации с выхода счетчика блока 20 в регистр памяти этого блока, Таким образом, на кодовой шине управления устанавливается число, характеризующее базовую скорость Я, . В соответствии с этим числом устанавливается коэффициент N деления частоты блоками 17, 18, а блок 25 устанавливает соответствующий коэффициент усиления в канале регулирования соотношения скоростей. Указанным импульсом на первом выходе блока 21 производится также обнуление счетчика 10 первого канала и (с небольшой задержкой) считывание информации о базовой скорости в управляемый делитель 17 первого канала.

Затем в течение N периодов преобразованного умножителем 15 сигнала источника 1 блоком 21 формируется разрешающий сигнал, при котором элемент И 8 пропускает сигнал эталонной частоты на счетный вход счетчика 10.

Число импульсов, подсчитанное эа указанное время счетчиком 10, представляет собой информацию о преобразованном периоде Т,, пропорциональном периоду первичного сигнала источника 1 (T =NT =NT /K), После этого блок 21 переходит в режим ожидания отрицательного фронта импульса сигнала источника 2, преобразованного умножителем 16. По указанному фронту блок 21 выдает короткий импульс на пятом выходе, который инициирует считывание информации в

4993 6 управляемый делитель 18, с выхода счетчика 10 в реверсивный счетчик 11, а также обеспечивает подготовку к работе блок 23.

Затем в течение N периодов преобразованного умножителем 16 сигнала источника 2 блоком 21 формируется разрешающий сигнал, при котором элемент

9 пропускает сигнал эталонной частоты на вычитающий вход реверсивного счетчика 11 Таким образом, по истечении разрешающего сигнала в счетчике

11 сформируется число, характеризующее абсолютную разность преобразованных периодов (Т, — Т ), пропорциональных периодам первичных сигналов источников 1,2:

Ii П

N N

ЛТ = Т вЂ” Т = - Т вЂ” - Т

К 1 К 7

II

В том случае, если d T <0, переполнение счетчика 11 фиксируется блоком 23, который формирует команды на инвертирование числа для блока 22 и

25 знака опорного напряжения для блока

24.

В конце цикла измерения, совпадающего с отрицательным фронтом сигнала, блок 21 формирует короткий импульс "Конец цикла", который перево-дит информацию о периоде Т и абсо1 лютной разности в Т соответственно в регистры 12 и 13 памяти, которые сохраняют ее в течение последующего

35 цикла измерения на своих выводах,подключенных к делительному устройству

14. При этом на выходе последнего формируется аналоговый сигнал, напряжение и знак которого соответствуют иэ40 меряемому соотношению скоростей:

Фо рмула

7 13649 изобретения

1. Устройство для измерения и регулирования соотношения скоростей, состоящее из двух каналов, содержащих последовательно включенные импульсные датчики скорости, входные формирователи, а также два инвертора, два элемента И, генератор эталонной частоты, нереверсивный и реверсивный счетчики с регистрами памяти, подключенными выходами к цифроаналоговому делительному устройству, неуправляемый делитель частоты, узел управления делением частоты, блок формирования цикла измерения, задатчик и блок регулирования соотношения скоростей, неуправляемый делитель частоты подключен своим счетным входом к генератору эталонной частоты, а выходом — к счетному входу узла управления делением частоты, реверсивный счетчик своим информационным входом предзаноса связан с информационным 25 выходом нереверсивного счетчика, блок формирования цикла измерения соединен первым и четвертым входами с выходами первого и второго инверторов соответственно первого и второго каналов, первым выходом — со стробирующим входом узла управления делением частоты и обнуляющим входом нереверсивного счетчика, вторым и четвертым выходами — с вторыми вхо35 дами первого и второго элементов И соответственно первого и второго каналов, третьим выходом — со стробирующими входами регистров памяти, а пятым выходом — со стробирующим 4п входом предзаноса реверсивного счетчика, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и точности измерения и регулирования соотношения скоростей при их 45 изменении в широком диапазоне, в него введены два умножителя частоты и два управляемых делителя частоты первого и второго каналов, причем в каждом канале выход соответствующего умножителя частоты соединен со счетным входом управляемого делителя частоты данного канала, вход умножителя частоты подключен к выходу входного формирователя канала, а выход управляемого делителя частоты связан с входом инвертора соответствующего канала, управляющие входы управляемых делителей частоты объединены с выхо93 8 дом узла управления делением частоты, обнуляющие входы неуправляемого делителя частоты и узла управления делением частоты подключены к выходу умножителя частоты первого канала, второй и третий входы блока формирования цикла измерения связаны с выходами умножителей частоты соответственно первого и второго каналов, а его первый и пятый выходы соединены со стробирующими входами предэаноса управляемых делителей частоты соо1ветственно первого и второго каналов, входы элементов И обоих каналов подключены к вьмоду генератора эталонной частоты.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок формирования цикла измерения содержит четыре инвертора, четыре элемента И, три дифференцирующие цепочки, три Dтриггера, при этом первый вход блока формирования цикла измерения подключен к первому входу первого элемента

И, второй вход — к входу первого инвертора, третий вход — к входу второго инвертора, четвертый вход — через первую дифференцирующую цепочку к первому входу второго элемента И, выход которого через третий инвертор подключен к входам установки в "О" первого, второго и третьего D-триггеров, выход первого инвертора подключен к тактовому входу первого Dтриггера, прямой выход которого через вторую дифференцирующую цепочку подключен к первому выходу, через третий элемент И вЂ” к второму выходу блока формирования цикла измерения, а также к второму входу первого элемента И, выход которого подключен к тактовому входу второго D-триггера, инверсный выход которого подключен к второму входу третьего элемента И, а прямой выход — к первому входу четвертого элемента И, второй вход которого соединен с выходом второго инвертора, выход четвертого элемента И подключен к тактовому входу третьего

D-триггера, прямой выход которого подключен через последовательно соединенные вторую дифференцирующую цепочку и четвертый инвертор к пятому выходу и непосредственно к четвертому выходу блока формирования цикла измерения, прямой выход третьего Dтриггера подключен к второму вхо1364993

Выход б ока 15 йыпре &ока 17 выход &ока 1б быход блока 1д

beard олова 5 йод блока б

ГЬход блока 10 ду второго элемента И, торого является третьим

1ды.год оюка 21 ио олоки 10, 17,_#_

2оыход блока 21 на блок д

56аиод блока 21 на блоки 1215,25

4 оы.год блока 21 на блок У

58аиод блока 21 на блоки 1д,1123

Йод "1" блошка 11 выход ко в ыходом блока формирования никла иэмере ния.

1364993

Составитель И.Мручко

Редактор Н. Гунько Техред М. Ходанич Корректор А.Обручар

Заказ 6602/38 Тираж 847 Подписное

ВНИ1ПЧИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие,г.ужгород,ул.Проектная,4