Цифровая следящая система

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения цифровых следящих систем кругового вращения. Целью изобретения является повышение точности и быстродействия iсистемы. Система содержит задающее устройство 1, цифровой вычитатель 2, цифроаналоговый преобразователь 3, усилительно-преобразующе:: устройство 4, двигатель 5, редуктор 6, преобразователь 7 угол - код, цифровой сумматор 8, цифровой измеритель 9 скорости , генератор 10 опорной частоты, элементы И 15, 20, счетчики 16, 21, элементы И-НЕ 17, 22, регистры 18, .23 памяти, коммутатор 13, инвертор 14. В системе в дополнение к сигналу ошибки вырабатывается дополнительное регулирующее воздействие, являющееся функцией модуля сигнала ошибки и скорости изменения выходной величины . 1 кл. (О (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) . (11) 151) 4 С 05 В 15/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А8ТОРСКОМУ СВИДЕТЕЛЬСТВУ,(21) 4154763/24-24 (22) 01.12.86, (46) 15,08.88. Бюл. В 30 . (72) В.И. Гос те в, А.Г. Стрижи ев и В.Ф. Сватов (53) 62 .50 (088 .8) (56) Теория автоматического управления/Под ред. Нетушила. M. Высшая школа, 1976, с. 285. .Авторское свидетельство СССР

М 1149216, кл. G 05 В 15/02, 1983. (54) ЦИФРОВАЯ СЛЕДЯЩАЯ CHCTEMA (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения цифровых следящих систем кругового вращения. Целью изобретения является повь)шение точности и быстродействия системы. Система содержит задающее устройство 1, цифровой вычитатель 2, цифроаналоговый преобразователь 3; усилительно-преобразующе устройство

4, двигатель 5, редуктор 6, преобразователь 7 угол - код, цифровой сумматор 8, цифровой измеритель 9 ско" рости, генератор 10 опорной частоть|, элементы И 15, 20, счетчики 16, 21, элементы И-НЕ 17, 22, регистры 18, .23 памяти, коммутатор 13, инвертор

14. В системе в дополнение к сигналу ошибки вырабатывается дополнительное регулирующее воздействие, являющееся функцией модуля сигнала ошибки и скорости изменения выходной величины. 1 ил.

14169 36

Изобретение относится к автоматике и вычислительной технике и может бытb использовано для построения цифровых следящих систем кругового вра- 5 ще ни я, Целью изобретения является повышение точности и быстродействия системы.

На чертеже изображена блок-схема 10 системы.

Цифровая следящая система содержит: задающее устройство 1, цифровой вычитатель 2, цифроаналоговый преобразователь 3, усилительно-преобразу- 15 ющее устройство 4, двигатель 5, редуктор 6, преобразователь 7 угол — код, цифровой сумматор 8, цифровой измеритель 9 скорости, генератор 10 опорной частоты, измерительные каналы 11, 20

12, коммутатор 13, инвертор 14, первый элемент И 15, первый счетчик 16,, первый элемент И-HE 17, первый регистр 18 памяти, управляемый делитель

19, частоты, второй элемент И 20, вто- ?5 рой счетчик 2 1, второй элемент И-НЕ

2?, второй регистр 23 памяти.

Устройство работает следующим об1разом.

Задающее устройство 1 вырабатывает управляющий сигнал А; в виде двоичного кода, который поступает на вход цифрового вычитателя 2, где из управляющего сигнала вычитается сиг- 35 нал В;, поступающий из преобразователя 7 угол — код, через сумматор 8 также в виде двоичного кода. Сигнал разности Б,, полученный в цифровом вычитателе 2 по формуле 40

S, = А,— В,, поступает ка вход цифроаналогового преобразователя 3, где преобразуется А5 в напряжение постоянного тока. Усилительно-преобразующее устройстьо 4 усиливает полученное напряжение до величины, необходимой для управления двигателем 5, который через редуктор

6 поворачивает преобразователь 7 угол — код на такой угол, при котором S;= О, Крс>ме того, сигнал разности S, поступая ка управляюшие входы управ ляемого делителя 19 частоты, изменяет его коэффициент усиления, что приводит к регулированию (изменению) в функции сигнала ошибки частоты поступления импульсов на втором входе цифрового измерителя 9 скорости. "

В режиме кругового слежения младший разряд двоичного кода обратной связи В; поступает в качестве управляющего ка вход цифрового измерителя

9 скорости. При значениях младшего разряда сигнала В„., соответствующего

" 1" в измерительном канале 11 осуществляется перевод счетчика 16 по входу сброса R в режим счета, регистра

18 памяти по входу управления записью в режим записи, а также подключение коммутатором 13 инверсных выходов регистра 23 памяти измерительного канала 12 к входам сумматора 8. Счетчик 16 измерительного канала 11 производит подсчет поступаю цих с выхода управляемого делителя 19 частоты прямоугольных импульсов за время присутствия управляющего сигнала " 1" .

Число импульсов, накапливаемых в счетчике 16, определяется значением сигнала разности S (кода ошибки) и вре1 менем присутствия на входе цифрового измерителя 9 скорости сигнала " 1" (скоростью изменения выходной величины). Если при подсчете входных импульсов наступит полное заполнение счетчика 16 то срабатывает схема И-НЕ

17, выходной сигнал которой закрывает элемент И 15. Состояние же регистра 18 памяти соответствует текущему состоянию счетчика 16.

При значениях младшего разряда

1сигнала В;, соответствующего "0", в измерительном канале 11 осуществляется перевод регистра 18 памяти по входу управления записью в режим памяти, сброс счетчика 16 по входу R в "0" и подключение коммутатором 13 инверсных выходов регистра 18 памяти измерительного канала 11 к входам сумматора 8, Счетчик 21 измерительного канала

12 работает аналогично счетчику измерительного какала 11, подсчитывает входные импульсы только во время присутствия сигнала 0" в младшем разряде кода В;. Сигнал разрешения на работу счетчика 21 и запоминание его текущего состояния с помощью регистра памяти 23 приходит с выхода инвертора 14. Работа измерительного канала 12 аналогична работе канала 11.

Таким образом, на выходе коммутатора 13 всегда присутствует параллельный двоичный код D. значение которо1416936

Формула изобретения

Составитель Е. Власов

Редактор Г1. Циткина Техред А. Кравчук Корректор Л. Патай

Заказ 4063/44 . Тираж 866 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 го пропорционально не только величине скорости изменения кода В, но и

1 значению сигнала разности S; который затем суммируется с кодом В в сумматоре 8 ° Учет сигнала разности

S в формировании выходного кода D

1 цифрового измерителя 9 скорости расширяет диапазон входных воздействий, для которых осуществляется демпфирование системы с переменным коэффициентом, результирующий сигнал S, на выходе цифрового вычитателя 2 учитывает кроме величины сигнала ошибки в системе также и корректирующий сигнал цифрового измерителя 9 скорости, который, в свою, очередь, является функцией модуля сигнала ошибки и скорости изменения выходной величины.

Цифровая следящая система, содержащая задающее устройство, выход которого соединен с первым входом цифрового вычитателя, цифроаналоговый преобразователь, подключенный выходом через последовательно соединенные усилительно-преобразующее устрой" ство, двигатель, редуктор к входу преобразователя угол — код, о т л и— ч а ю щ а я с я тем, что, с целью повышения точности и быстродействия системы, в йее введены цифровой сумматор, генератор опорной частоты, коммутатор, инвертор, первый и второй элементы И, первый и второй счетчики, первый и второй элементы И-HE первый и второй регистры памяти, управ яемый делитель частоты, информационный вход которого подключен к выходу генератора опорной частоты, а управляющий вход — к входу цифроаналогового преобразователя и к выходу цифрового вычитателя, второй вход которого соединен с выходом цифрового сумматора, подключенного первым входом к выходу коммутатора, а вторым входом — к выходу преобразователя угол — код, выход младшего разряда которого соединен с входом сброса: первого счетчика, с входом управления записью первого регистра, с управляюшим входом. коммутатора и с входом инвертора, подключенного выходом к входу сброса второго счетчика и к входу управления записью второго регистра, инверсный выход которого подключен к первому информационному входу коммутатора, второй информационный вход которого соединен с инверсным выходом первого регистра памяти, разрядные входы которого подключены к входам первого элемента И-НЕ и к соответствующим разрядным выходам первого счетчика, счетный вход которого подключен к выходу первоrо элемента

И, первый вход которого подключен к выходу первого элемента И-НЕ, а второй вход — к вьк оду управляемого делителя частоты и к первому входу второго элемента И, подключенного выходом к счетному входу второго счетчика, разрядные выходы которого соеди35 нены с соответствующими разрядными входами второго регистра памяти и с входами второго элемента И-НЕ, подключенного выходом к второму входу второго элемента И.