Мажоритарный модуль

Авторы патента:

Андреев Дмитрий Васильевич (RU)

H03K19/23 - мажоритарные или миноритарные схемы, т.е. в которых состояние выходного сигнала соответствует состоянию большинства или меньшинства входных сигналов соответственно

G06F7/57 - Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных (логические схемы H03K 19/00)

Владельцы патента RU 2747107:

федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" (RU)

Изобретение относится к мажоритарному модулю. Технический результат заключается в упрощении схемы мажоритарного модуля. Мажоритарный модуль содержит четыре мажоритарных элемента, причем второй вход четвертого мажоритарного элемента соединен с выходом второго мажоритарного элемента, при этом в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, i-й вход j-го и первый, третий входы четвертого мажоритарных элементов соединены соответственно с i-м входом j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами третьего, первого мажоритарных элементов, второй вход и выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и вторым входом третьего мажоритарного элемента, а i-й вход первого, первый, третий входы второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и первый, третий входы третьего мажоритарного элемента соединены соответственно с i-м, четвертым, пятым и шестым, седьмым входами мажоритарного модуля, выходом которого является выход четвертого мажоритарного элемента. 2 табл., 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули (патент РФ 2294007, кл. G06F 7/57, 2007 г.; патент РФ 2393527, кл. G06F 7/57, 2010 г.), которые содержат логические элементы и реализуют мажоритарную функцию

пяти аргументов - входных двоичных сигналов х1 ,…,х₅ ∈ {0,l}.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности и схемная сложность, обусловленные соответственно тем, что не обеспечивается реализация мажоритарной функции семи аргументов и наименьшая из цен по Квайну схем упомянутых аналогов равна 24.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2700554, кл. G06F 7/57, 2019 г.), который содержит логические элементы и реализует мажоритарную функцию семи аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 26 и аппаратурный состав этой схемы образован из логических элементов четырех типов (элемента НЕ, элементов И, элементов ИЛИ, мажоритарных элементов).

Техническим результатом изобретения является упрощение схемы мажоритарного модуля за счет уменьшения ее цены по Квайну и сокращения количества типов логических элементов аппаратурного состава при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем четыре мажоритарных элемента, второй вход четвертого мажоритарного элемента соединен с выходом второго мажоритарного элемента, особенность заключается в том, что в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, i-й вход и первый, третий входы четвертого мажоритарных элементов соединены соответственно с i-ым входом j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами третьего, первого мажоритарных элементов, второй вход и выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и вторым входом третьего мажоритарного элемента, а i-й вход первого, первый, третий входы второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и первый, третий входы третьего мажоритарного элемента соединены соответственно с i-ым, четвертым, пятым и шестым, седьмым входами мажоритарного модуля, выходом которого является выход четвертого мажоритарного элемента.

На чертеже представлена схема предлагаемого мажоритарного модуля.

Мажоритарный модуль содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1₁, 1₂ и мажоритарные элементы 2₁, 2₂, 2₃, 2₄, причем i-й вход элемента 2_j и i-й вход элемента 2₄ соединены соответственно с i-ым входом элемента 1_j и выходом элемента 2_4-i, второй вход и выход элемента 1₂ соединены соответственно с выходом элемента 1₁ и вторым входом элемента 2₃, а i-й вход элемента 1₁, первый, третий входы элемента 1₂ и первый, третий входы элемента 2₃ соединены соответственно с i-ым, четвертым, пятым и шестым, седьмым входами мажоритарного модуля, выходом которого является выход элемента 2₄.

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый,…,седьмой входы подаются соответственно двоичные сигналы х₁,…,х₇ ∈ {01}. На выходах элементов 1j 2_k имеем

где - сигналы на их i-ых входах. В представленных ниже табл. 1 и табл. 2 приведены соответственно значения внутренних сигналов z₁,z₂,z₃ предлагаемого мажоритарного модуля, полученные с учетом (1), (2) для всех возможных наборов значений сигналов х₁,…,х₅, и значения его выходного

сигнала Z, полученные с учетом (2) для всех возможных наборов значений сигналов z₁,z₂,z₃,x₆,x₇.

Согласно данных, приведенных в табл. 1, табл. 2, имеем

где Maj(x₁,…,x₇) есть мажоритарная функция семи аргументов х₁,…,x₇.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию семи аргументов - входных двоичных сигналов, при этом схема предлагаемого мажоритарного модуля проще чем у прототипа, поскольку ее цена по Квайну равна 18 и аппаратурный состав образован из логических элементов двух типов.

Мажоритарный модуль, содержащий четыре мажоритарных элемента, причем второй вход четвертого мажоритарного элемента соединен с выходом второго мажоритарного элемента, отличающийся тем, что в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, i-й вход j-го и первый, третий входы четвертого мажоритарных элементов соединены соответственно с i-м входом j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами третьего, первого мажоритарных элементов, второй вход и выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и вторым входом третьего мажоритарного элемента, а i-й вход первого, первый, третий входы второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и первый, третий входы третьего мажоритарного элемента соединены соответственно с i-м, четвертым, пятым и шестым, седьмым входами мажоритарного модуля, выходом которого является выход четвертого мажоритарного элемента.

Изобретение относится к радиотехнике, а именно к управляемым устройствам задержки сигналов, и может быть использовано в различных системах автоматического управления технологическими процессами.

Токовый пороговый троичный элемент "минимум" // 2727145

Изобретение относится к области радиотехники. Технический результат: создание токового порогового троичного элемента «Минимум», в котором внутреннее преобразование информации производится в токовой форме сигналов, что позволяет повысить быстродействие.

Устройство мажоритирования с заменой // 2726646

Изобретение относится к автоматике и вычислительной технике. Технический результат заключается в обеспечении непрерывного контроля работоспособности средств вычислительной техники, функционирующих в условиях непрерывной динамики и постоянных изменений параметров внешних условий Устройство мажоритирования с заменой содержит первую группу элементов И 41 - И 43, первый элемент ИЛИ 5, включены группа вторых элементов И 11 - И 14, группа третьих элементов И 21 - И 23, группа вторых элементов ИЛИ 31 - ИЛИ 33, группа первых схем сравнения 61 - 63, группа счетчиков 71 - 73, регистр 8, группа вторых схем сравнения 91 - 93, третий элемент ИЛИ 10, первый триггер 11, группа четвертых элементов И 121 - И 123, элемент задержки 13, группа вторых триггеров 141 - 143.

Адаптивный мажоритарный блок элементов "5 и более из 9" // 2716061

Изобретение относится к вычислительной техники. Технический результат заключается в обеспечении переключения на режимы реализации им мажоритарной функции «4 и более из 7», «3 и более из 5» или «2 из 3» при функционировании адаптивных вычислительных систем.

Пороговый модуль // 2714216

Изобретение предназначено для реализации пороговой функции с единичными весами аргументов и порогом n-2, зависящей от n аргументов - входных двоичных сигналов, и может быть использовано в системах цифровой вычислительной техники как восстанавливающий орган.

Мажоритарный блок элементов "два из трех" // 2711726

Изобретение относится к автоматике и вычислительной техники. Технический результат заключается в обеспечении идентификации часто сбоящего или вышедшего из строя канала при реализации им мажоритарной функции в адаптивных вычислительных системах.

Логический преобразователь // 2710878

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении реализации с помощью константной настройки любой из простых симметричных булевых функций.

Мажоритарный модуль // 2710877

Изобретение относится к вычислительной технике. Технический результат заключается в упрощении схемы мажоритарного модуля при сохранении функциональных возможностей прототипа и количества типов логических элементов его аппаратурного состава.

Логический преобразователь // 2710871

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации с помощью константой настройки любой из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=6.

Логический модуль // 2709669

Изобретение относится к области вычислительной техники. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5, выполняемой с помощью двух сигналов константной настройки.

Анализатор спектра // 2744768

Изобретение относится к автоматике и вычислительной технике. Технический результат заключается в расширении арсенала средств того же назначения.