Мажоритарный модуль

Авторы патента:

Андреев Дмитрий Васильевич (RU)

H03K19/23 - мажоритарные или миноритарные схемы, т.е. в которых состояние выходного сигнала соответствует состоянию большинства или меньшинства входных сигналов соответственно

G06F7/57 - Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных (логические схемы H03K 19/00)

Владельцы патента RU 2710877:

федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" (RU)

Изобретение относится к вычислительной технике. Технический результат заключается в упрощении схемы мажоритарного модуля при сохранении функциональных возможностей прототипа и количества типов логических элементов его аппаратурного состава. Мажоритарный модуль содержит десять элементов «И» (1₁, …, 1₁₀) и двенадцать элементов «Исключающее ИЛИ» (2₁, …, 2₁₂). 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули (рис. 18.2 на стр. 315 в книге Каяцкас А.А. Основы радиоэлектроники: Учеб. пособие для студентов вузов по спец. «Констр. и производство радиоаппаратуры». - М.: Высш. шк., 1988 г.), которые реализуют мажоритарную функцию трех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация мажоритарной функции семи аргументов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2619197, кл. G06F 7/00, 2017 г.), который содержит логические элементы и реализует мажоритарную функцию семи аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 50.

Техническим результатом изобретения является упрощение схемы мажоритарного модуля за счет уменьшения ее цены по Квайну при сохранении функциональных возможностей прототипа и количества типов логических элементов его аппаратурного состава.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем десять элементов «И», особенность заключается в том, что в него дополнительно введены двенадцать элементов ««ИСКЛЮЧАЮЩЕЕ ИЛИ»», причем первый, второй входы i-го и первый, второй входы девятого элементов ««ИСКЛЮЧАЮЩЕЕ ИЛИ»» соединены соответственно с первым, вторым входами i-го элемента «И» и выходом третьего элемента «ИСКЛЮЧАЮЩЕЕ ИЛИ», выходом четвертого элемента И, первый, второй входы третьего и первый, второй входы четвертого элементов «И» подключены соответственно к выходам первого, второго элементов «И» и выходам первого, второго элементов «ИСКЛЮЧАЮЩЕЕ ИЛИ», первый, второй входы десятого и первый, второй входы j-го элементов «ИСКЛЮЧАЮЩЕЕ ИЛИ» соединены соответственно с выходами третьего, седьмого элементов «И» и выходом (j-1)-го элемента «ИСКЛЮЧАЮЩЕЕ ИЛИ», выходом (j-3)-го элемента «И», первый, второй входы седьмого и первый, второй входы (j-3)-го элементов «И» подключены соответственно к выходу девятого элемента «ИСКЛЮЧАЮЩЕЕ ИЛИ», выходу пятого элемента «И» и выходу (j-4)-го элемента «ИСКЛЮЧАЮЩЕЕ ИЛИ», выходу (4j-38)-го элемента И, первые входы пятого, шестого и десятого элементов «И» соединены соответственно с выходами четвертого, пятого и шестого элементов «ИСКЛЮЧАЮЩЕЕ ИЛИ», а вторые входы пятого, шестого, десятого и первый, второй входы (j-10)-го элементов «И» подключены соответственно к пятому, шестому, седьмому и (2j-21)-му, (2j-20)-му входам мажоритарного модуля, выход которого соединен с выходом двенадцатого элемента «ИСКЛЮЧАЮЩЕЕ ИЛИ».

На чертеже представлена схема предлагаемого мажоритарного модуля.

Мажоритарный модуль содержит элементы «И» 1₁, …, 1₁₀ и элементы «ИСКЛЮЧАЮЩЕЕ ИЛИ» 2₁, …, 2₁₂, причем первый, второй входы элемента 2_i и первый, второй входы элемента 2₉ соединены соответственно с первым, вторым входами элемента 1_i и выходами элементов 2₃, 1₄, первый, второй входы элемента 1₃ и первый, второй входы элемента 1₄ подключены соответственно к выходам элементов 1₁, 1₂ и 2₁, 2₂, первый, второй входы элемента 2₁₀ и первый, второй входы элемента 2_j соединены соответственно с выходами элементов 1₃, 1₇ и 2_j-1, 1_j-3, первый, второй входы элемента 1₇ и первый, второй входы элемента 1_j-3 подключены соответственно к выходам элементов 2₉, 1₅ и 2_j-4, 1_4j-38, первые входы элементов 1₅, 1₆и 1₁₀ соединены соответственно с выходами элементов 2₄, 2₅ и 2₆, а вторые входы элементов 1₅, 1₆, 1₁₀ и первый, второй входы элемента 1_j-10 подключены соответственно к пятому, шестому, седьмому и (2j-21)-му, (2j-20)-му входам мажоритарного модуля, выход которого соединен с выходом элемента 2₁₂.

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый, …, седьмой входы подаются соответственно двоичные сигналы x₁, _…, x₇∈{0, 1}. В представленных ниже таблицах приведены значения внутренних сигналов y₁, y₂, y₃ предлагаемого мажоритарного модуля при всех возможных наборах значений сигналов x₁, x₂, x₃, x₄ и значения его выходного сигнала Z при всех возможных наборах значений сигналов y₁, y₂, y₃, x₅, x₆, x₇.

Согласно данным, приведенным в таблицах, имеем

где Maj(x₁,…, x₇) есть мажоритарная функция семи аргументов x₁, …, x₇. При этом цена по Квайну схемы предлагаемого модуля равна 44.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль построен на основе логических элементов двух типов и реализует мажоритарную функцию семи аргументов - входных двоичных сигналов, а за счет меньшей цены по Квайну схема предлагаемого мажоритарного модуля проще схемы прототипа. Отметим, что аппаратурный состав прототипа образован из логических элементов тоже двух типов.

Мажоритарный модуль, содержащий десять элементов «И», отличающийся тем, что в него дополнительно введены двенадцать элементов «Исключающее ИЛИ», причем первый, второй входы i-го и первый, второй входы девятого элементов «Исключающее ИЛИ» соединены соответственно с первым, вторым входами i-го элемента «И» и выходом третьего элемента «Исключающее ИЛИ», выходом четвертого элемента «И», первый, второй входы третьего и первый, второй входы четвертого элементов «И» подключены соответственно к выходам первого, второго элементов «И» и выходам первого, второго элементов «Исключающее ИЛИ», первый, второй входы десятого и первый, второй входы j-го элементов «Исключающее ИЛИ» соединены, соответственно, с выходами третьего, седьмого элементов «И» и выходом (j-1)-го элемента «Исключающее ИЛИ», выходом (j-3)-го элемента «И», первый, второй входы седьмого и первый, второй входы (j-3)-го элементов «И» подключены, соответственно, к выходу девятого элемента «Исключающее ИЛИ», выходу пятого элемента «И» и выходу (j-4)-го элемента «Исключающее ИЛИ», выходу (4j-38)-го элемента «И», первые входы пятого, шестого и десятого элементов «И» соединены, соответственно, с выходами четвертого, пятого и шестого элементов «Исключающее ИЛИ», а вторые входы пятого, шестого, десятого и первый, второй входы (j-10)-го элементов «И» подключены, соответственно, к пятому, шестому, седьмому и (2j-21)-му, (2j-20)-му входам мажоритарного модуля, выход которого соединен с выходом двенадцатого элемента «Исключающее ИЛИ».

Похожие патенты:

Логический преобразователь // 2710871

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации с помощью константой настройки любой из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=6.

Логический модуль // 2709669

Изобретение относится к области вычислительной техники. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5, выполняемой с помощью двух сигналов константной настройки.

Логический преобразователь // 2709663

Изобретение относится к области вычислительной технике. Технический результат заключается в уменьшении аппаратных затрат при сохранении функциональных возможностей прототипа логического преобразователя.

Двоичный вычитатель // 2709653

Изобретение относится к вычислительной технике и может быть использовано как средство арифметической обработки дискретной информации. Техническим результатом является обеспечение формирования двоичного кода разности трех двоичных чисел, задаваемых двоичными сигналами, и формирования бита, определяющего ее знак, а также уменьшение схемной сложности устройства.

Логический модуль // 2704737

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является реализация любой из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5.

Пороговый модуль // 2704735

Изобретение относится к вычислительной техники. Технический результат заключается в расширении арсенала средств того же назначения.

Логический преобразователь // 2703675

Изобретение относится к области цифровой вычислительной техники. Технический результат заключается в упрощении схемы логического преобразователя за счет уменьшения ее цены по Квайну при сохранении функциональных возможностей прототипа.

Устройство селекции двоичных чисел // 2703352

Изобретение предназначено для выполнения селекции и идентификации меньшего, либо селекции и идентификации большего, либо селекции произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации.

Мажоритарный модуль // 2701461

Изобретение относится к области вычислительной техники. Мажоритарный модуль предназначен для реализации мажоритарной функции пяти аргументов - входных двоичных сигналов и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации.

Логический преобразователь // 2700558

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций.

Логический преобразователь // 2710871

Логический модуль // 2709669

Пороговый модуль // 2709664

Изобретение относится к области вычислительной техники. Технический результат заключается в обеспечении возможности реализации пороговой функции с порогом два и пороговой функции с порогом три, зависящих от пяти аргументов.

Логический преобразователь // 2709663

Устройство и способ имитации и передачи контактных экстероцептивных ощущений // 2708949

Настоящее изобретение относится к информационным технологиям. Технический результат заключается в обеспечении имитации различных тактильных ощущений, включающих давление на объект, температуру и прикосновение.

Сумматор по модулю три // 2708793

Изобретение относится к вычислительной технике и может быть использовано для выполнения операции (A+B)mod3, где А, В∈{00, 01, 10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.

Снижение нагрузки в выключенном состоянии транспортного средства с помощью внешнего датчика // 2704772

Предложено транспортное средство. Транспортное средство (10) содержит датчик оповещения контура, систему дистанционного отпирания дверей без ключа, включающую в себя радиочастотный (РЧ) интерфейс и контроллер.

Логический модуль // 2704737

Пороговый модуль // 2704735

Логический преобразователь // 2703675

Логический преобразователь // 2710878

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении реализации с помощью константной настройки любой из простых симметричных булевых функций. Технический результат достигается за счет логического преобразователя, содержащего 3×n-7 мажоритарных элементов, которые имеют по три входа, отличающегося тем, что n≥4, 3×n-9 мажоритарных элементов сгруппированы в n-3 групп так, что i-я группа содержит три мажоритарных элемента, в i-й группе выход первого и третий вход третьего мажоритарных элементов соединены соответственно с вторым входом и выходом второго мажоритарного элемента, выходы первого и третьего мажоритарных элементов предыдущей группы подключены соответственно к вторым входам первого и третьего мажоритарных элементов последующей группы, вторые входы первого и третьего мажоритарных элементов первой группы соединены соответственно с выходами (3×n-8)-го и (3×n-7)-го мажоритарных элементов, а первый вход (3×n-8)-го мажоритарного элемента и первые входы первого, третьего мажоритарных элементов i-й группы подключены к второму настроечному входу логического преобразователя, первый настроечный вход и выход которого соединены соответственно с первым входом второго мажоритарного элемента i-й группы и выходом третьего мажоритарного элемента (n-3)-й группы. 1 ил.