Устройство мажоритирования с заменой
Владельцы патента RU 2726646:
Федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" Министерства обороны Российской Федерации (RU)
Изобретение относится к автоматике и вычислительной технике. Технический результат заключается в обеспечении непрерывного контроля работоспособности средств вычислительной техники, функционирующих в условиях непрерывной динамики и постоянных изменений параметров внешних условий Устройство мажоритирования с заменой содержит первую группу элементов И 41 - И 43, первый элемент ИЛИ 5, включены группа вторых элементов И 11 - И 14, группа третьих элементов И 21 - И 23, группа вторых элементов ИЛИ 31 - ИЛИ 33, группа первых схем сравнения 61 - 63, группа счетчиков 71 - 73, регистр 8, группа вторых схем сравнения 91 - 93, третий элемент ИЛИ 10, первый триггер 11, группа четвертых элементов И 121 - И 123, элемент задержки 13, группа вторых триггеров 141 - 143. 1 ил., 1 табл.
Изобретение относится к автоматике и вычислительной техники и может быть использовано для непрерывного контроля работоспособности средств вычислительной техники, функционирующих в условиях непрерывной динамики и постоянных изменений параметров внешних условий и с учетом повышенных требований к их надежности.
Наиболее близким по технической сущности является мажоритарный блок элементов «5 и более из 9», при этом вариант реализации им мажоритарной функции «5 и более из 9» содержит 22 двухвходовых элемента «И» и 21 элемент ИЛИ, которые реализуют мажоритарную функцию девяти аргументов [1].
Недостатком данного устройства является невозможность замены отказавшего канала резервным исправным, что очень важно и необходимо при функционировании высоконадежных адаптивных вычислительных систем.
Задача изобретения - создать устройство, обеспечивающее замену отказавшего канала в мажоритированной системе резервным исправным, что очень важно и необходимо при функционировании высоконадежных адаптивных вычислительных систем.
Это решение достигается тем, что в адаптивный мажоритарный блок, содержащий первую группу элементов И 41 - И 43, первый элемент ИЛИ 5, входы которого подсоединены к выходам группы первых элементов И 41 - И 43, первый вход первого элемента первой группы элементов И 41 подсоединен к второму входу третьего элемента И 43 первой группы, первый вход второго элемента И 42 первой группы подсоединен к второму входу первого элемента И 41 первой группы, первый вход третьего элемента И 43 первой группы подсоединен к второму входу первого элемента И 42 первой группы, включены группа вторых элементов И 11 - И 14, группа третьих элементов И 21 - И 23, группа вторых элементов ИЛИ 31 - ИЛИ 33, группа первых схем сравнения 61 - 63, группа счетчиков 71 - 73, регистр 8, группа вторых схем сравнения 91 - 93, третий элемент ИЛИ 10, первый триггер 11, группа четвертых элементов И 121 - И 123, элемент задержки 13, группа вторых триггеров 141 - 143, первый вход устройства 18 подсоединен к первым входам группы вторых элементов И 11 - И 14, выход первого элемента И 11 второй группы подсоединен к первым входам группы третьих элементов И 21 - И 23, выход каждого из которых подсоединен к первому входу одноименного элемента ИЛИ 31 - ИЛИ 33 второй группы, выходы которых подсоединены к первым входам первой группы элементов И 41 - И 43, выход первого элемента ИЛИ 5 подсоединен к первым входам группы первых схем сравнения 61 - 63, вторые входы которых подсоединены к выходам одноименных элементов ИЛИ 31 - ИЛИ 33 второй группы, выходы группы первых схем сравнения 61 - 63 подсоединены к первым входам счетчиков 71 - 73, выходы которых подсоединены к первым входам группы вторых схем сравнения 91 - 93, вторые входы которых подсоединены к выходу регистра 8, а выходы - к одноименным входам третьего элемента ИЛИ 10, первым входам группы четвертых элементы И 121 - И 123, к входам группы вторых триггеров 141 - 143, выходы которых подсоединены к вторым входам группы вторых элементов И 12 - И 14 и к вторым входам группы третьих элементов И 21 - И 23, выход третьего элемента ИЛИ 10 подсоединен к входу первого триггера 11, выход которого подсоединен к вторым входам группы четвертых элементы И 121 - И 123, к второму входу второго элемента И 11 второй группы и к выходу 15 устройства, выходы группы четвертых элементы И 121 - И 123 подсоединены к вторым входам одноименных счетчиков 71 - 73, вход элемента задержки 13 подсоединен к входу 18 устройства, а выход - к третьим входам группы первых схем сравнения 61 - 63, выходы элементов И 12 - И 14 второй группы подсоединены к вторым входам одноименных элементов ИЛИ 31 - ИЛИ 33 второй группы, вход 16 устройства подсоединен к третьему входу первого элемента И 11 второй группы, входы 171 - 173 устройства подсоединены к третьим входам одноименных элементов И 12 - И 14 второй группы.
Проведенный поиск в известной научно-технической литературе не выявил наличие подобных технических решений.
Сущность изобретения поясняется чертежом. На фиг. 1 представлено схематичное изображение устройства мажоритирования с заменой.
Устройство содержит элементы И 11 - И 14, элементы И 21 - И 23, элементы ИЛИ 31 - ИЛИ 33, элементы И 41 - И 43, элемент ИЛИ 5, схемы сравнения 61 - 63, счетчики 71 - 73, регистр 8, схемы сравнения 91 - 93, элемент ИЛИ 10, триггер 11, элементы И 121 - И 123, элемент задержки 13, триггеры 141 - 143, выходы 19 и 15, входы 16, 171 - 173 и 18 устройства.
В исходном состоянии счетчики 71 - 73, триггер 11 и триггеры 141 - 143, находятся в нулевом состоянии. На регистре 8 хранится код допустимого числа сбоев в работе любого канала в мажоритируемой системе.
Во время работы устройства на его входы 171 - 173 поступает произвольная последовательность двоичных символов «1» и «0» значений х1 х2 и х3 соответственно, а на вход 18 устройства поступает последовательность тактирующих импульсов.
Таблица истинности мажоритарного блока «два из трех» представлена ниже:
Непосредственно мажоритарный блок «два из трех» выполнен с помощью элементов И 41 - И 43 и ИЛИ 5.
На вторые входы элементов И 12 - И 14 подаются входные сигналы x1 - х3 с входов 171 - 173 устройства. На вход 16 подается входной сигнал с выхода резервного блока хр. На третьи входы элементов И 11 - И 14 подаются тактирующие сигналы с входа 18 устройства.
При отсутствии устойчивого отказа в каналах устройства нулевой сигнал с выхода триггера 11 подается на первый вход элемента И 11, на второй вход которого подается входной сигнал (вход 16 устройства) с выхода резервного блока хр, поэтому на выходе элемента И 11 будет нулевой сигнал, который подается на первые входы элементов И 21 - И 23.
На первые инверсные входы элементов И 12 - И 14 подается нулевой сигнал с выхода одноименного триггера 141 - 143, поэтому на выходах элементов И 12 - И 14 будут сигналы x1 - х3, которые подаются далее на первые входы элементов ИЛИ 31 - ИЛИ 33.
Элементы И 41 - И 43 и элемент ИЛИ 5 обеспечивают выработку мажоритированного сигнала хм, который подается на выход 14 устройства и на первые входы схем сравнения 61 - 63. На вторые входы схем сравнения 61 - 63 подаются соответствующие значения x1 - х3. Элемент задержки 13 задерживает сигнал на время надежного срабатывания элементов И 21 - И 23, ИЛИ 31 - ИЛИ 33, элементов И 41 - И 43 и элемента ИЛИ 5, после чего он подается на третьи входы схем сравнения 61 - 63.
При отказе одного из трех мажоритированных каналов единичный сигнал с выхода соответствующей схемы сравнения 61 - 63 поступает на счетный вход одноименного счетчика 71 - 73.
При достижении счетчиком 71 - 73 порогового значения, хранящимся на регистре 8, на выходе соответствующей схемы сравнения 91 - 93 появляется единичный сигнал, который устанавливает в единичное состояние одноименный триггер 14 и подается на одноименный вход элемента ИЛИ 10. Далее единичный сигнал с выхода элемента ИЛИ 10 устанавливает триггер 11 в единичное состояние. Единичный сигнал с выхода триггера 11 поступает на первые входы элементов И 121 - И123 и на выход 15 устройства как сигнал тревоги.
На вторые входы элементов И 121 - И 123 поступают сигналы с выходов одноименных схем сравнения 91 - 93. При наличии устойчивого отказа одного из трех мажоритированных каналов единичный сигнал с выхода соответствующего триггера 141 - 143 (например, триггера 141) оступает на инверсный вход элемента И 12, и на второй вход элемента И 22, после чего значение хр через открытый элемент И 21 поступает на первый вход элемента ИЛИ 31.
Кроме того, единичный сигнал с выхода элемента И 121 поступает на вход сброса в нулевое состояние счетчика 71, и процесс работы устройства продолжается.
Таким образом, вместо отказавшего в данном случае первого канала x1 автоматически подключается резервный канал хр. Работа устройства мажоритирования с заменой при выходе из строя второго или третьего канала аналогична.
Литература
1. SU №2665226, 2018.
Устройство мажоритирования с заменой, содержащее первую группу элементов И 41 - И 43, первый элемент ИЛИ 5, входы которого подсоединены к выходам группы первых элементов И 41 - И 43, первый вход первого элемента первой группы элементов И 41 подсоединен к второму входу третьего элемента И 43 первой группы, первый вход второго элемента И 42 первой группы подсоединен к второму входу первого элемента И 41 первой группы, первый вход третьего элемента И 43 первой группы подсоединен к второму входу первого элемента И 42 первой группы, отличающееся тем, что в него дополнительно включены группа вторых элементов И 11 - И 14, группа третьих элементов И 21 - И 23, группа вторых элементов ИЛИ 31 - ИЛИ 33, группа первых схем сравнения 61 - 63, группа счетчиков 71 - 73, регистр 8, группа вторых схем сравнения 91 - 93, третий элемент ИЛИ 10, первый триггер 11, группа четвертых элементов И 121 - И 123, элемент задержки 13, группа вторых триггеров 141 - 143, первый вход устройства 18 подсоединен к первым входам группы вторых элементов И 11 - И 14, выход первого элемента И 11 второй группы подсоединен к первым входам группы третьих элементов И 21 - И 23, выход каждого из которых подсоединен к первому входу одноименного элемента ИЛИ 31 - ИЛИ 33 второй группы, выходы которых подсоединены к первым входам первой группы элементов И 41 - И 43, выход первого элемента ИЛИ 5 подсоединен к первым входам группы первых схем сравнения 61 - 63, вторые входы которых подсоединены к выходам одноименных элементов ИЛИ 31 - ИЛИ 33 второй группы, выходы группы первых схем сравнения 61 - 63 подсоединены к первым входам счетчиков 71 - 73, выходы которых подсоединены к первым входам группы вторых схем сравнения 91 - 93, вторые входы которых подсоединены к выходу регистра 8, а выходы - к одноименным входам третьего элемента ИЛИ 10, первым входам группы четвертых элементы И 121 - И 123, к входам группы вторых триггеров 141 - 143, выходы которых подсоединены к вторым входам группы вторых элементов И 12 - И 14 и к вторым входам группы третьих элементов И 21 - И 23, выход третьего элемента ИЛИ 10 подсоединен к входу первого триггера 11, выход которого подсоединен к вторым входам группы четвертых элементы И 121 - И 123, к второму входу второго элемента И l1 второй группы и к выходу 15 устройства, выходы группы четвертых элементы И 121 - И 123 подсоединены к вторым входам одноименных счетчиков 71 - 73, вход элемента задержки 13 подсоединен к входу 18 устройства, а выход - к третьим входам группы первых схем сравнения 61 - 63, выходы элементов И 12 - И 14 второй группы подсоединены к вторым входам одноименных элементов ИЛИ 31 - ИЛИ 33 второй группы, вход 16 устройства подсоединен к третьему входу первого элемента И l1 второй группы, входы 171 - 173 устройства подсоединены к третьим входам одноименных элементов И 12 - И 14 второй группы.
