Пороговый модуль

Авторы патента:

H03K19/23 - мажоритарные или миноритарные схемы, т.е. в которых состояние выходного сигнала соответствует состоянию большинства или меньшинства входных сигналов соответственно

G06F7/38 - способы и устройства для выполнения математических операций только над машинными числами, например в двоичном, троичном, десятичном представлении

G06F7/08 - сортировка, т.е. группировка носителей информации в числовой или другой последовательности в соответствии по меньшей мере с частью информации, записанной на этих носителях (соединением нескольких наборов, сортируемых носителей информации в определенной последовательности G06F 7/16)

G06F7/00 - Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных (логические схемы H03K 19/00)

Владельцы патента RU 2787336:

федеральное государственное бюджетное образовательное учреждение высшего образования "УЛЬЯНОВСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ" (RU)

Изобретение относится к области вычислительной техники. Технический результат заключается в упрощении схемы порогового модуля за счет уменьшения ее цены по Квайну при сохранении функциональных возможностей. Пороговый модуль предназначен для реализации пороговой функции с единичными весами аргументов и порогом три, зависящей от семи аргументов – входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как восстанавливающий орган. Пороговый модуль содержит семь элементов ИЛИ (1₁,…,1₇) и девять элементов И (2₁,…,2₉). 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны пороговые модули (см., например, патент РФ 2704735, кл. G06F7/00, 2019г.), которые содержат элементы И, элементы ИЛИ и реализуют пороговую функцию с единичными весами аргументов и порогом три, зависящую от шести аргументов – входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных пороговых модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка семи входных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип пороговый модуль (патент РФ 2757821, кл. G06F7/38, 2021г.), который содержит элементы И, элементы ИЛИ и реализует пороговую функцию с единичными весами аргументов и порогом три, зависящую от семи аргументов – входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 38.

Техническим результатом изобретения является упрощение схемы порогового модуля за счет уменьшения ее цены по Квайну при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в пороговом модуле, содержащем семь элементов ИЛИ и девять элементов И, первый, второй входы k-го () и выходы первого, четвертого элементов ИЛИ соединены соответственно с первым, вторым входами k-го и первыми входами четвертого, восьмого элементов И, а выход и первый, второй входы первого элемента И подключены соответственно к первому входу шестого элемента ИЛИ и первому, второму входам порогового модуля, особенность заключается в том, что выход j-го () и второй вход ()-го элементов И соединены соответственно с первым и вторым входами ()-го элемента И, второй, третий, четвертый входы шестого и первый, второй, третий, четвертый входы седьмого элементов ИЛИ подключены соответственно к выходам четвертого, второго, пятого и третьего, восьмого, шестого, седьмого элементов И, первые входы третьего, пятого, девятого и вторые входы восьмого, девятого элементов И соединены соответственно с выходами шестого, второго, третьего и пятого, седьмого элементов ИЛИ, а вторые входы третьего, четвертого, пятого и выход девятого элементов И подключены соответственно к седьмому, третьему, шестому входам и выходу порогового модуля, четвертый и пятый входы которого соединены соответственно с первым и вторым входами второго элемента ИЛИ.

На чертеже представлена схема предлагаемого порогового модуля.

Пороговый модуль содержит элементы ИЛИ 1₁,…,1₇ и элементы И 2₁,…,2₉, причем первый, второй входы элемента 1_k () и выходы элементов 1₁, 1₄ соединены соответственно с первым, вторым входами элемента 2_k и первыми входами элементов 2₄, 2₈, выход элемента 2_j () и второй вход элемента 2_j₊₃ подключены соответственно к первому и второму входам элемента 2_j₊₅, первый, второй, третий, четвертый входы элемента 1₆ и первый, второй, третий, четвертый входы элемента 1₇ соединены соответственно с выходами элементов 2₁, 2₄, 2₂, 2₅ и 2₃, 2₈, 2₆, 2₇, первые входы элементов 2₃, 2₅, 2₉ и вторые входы элементов 2₈, 2₉ подключены соответственно к выходам элементов 1₆, 1₂, 1₃ и 1₅, 1₇, а вторые входы элементов 2₃, 2₄, 2₅ и выход элемента 2₉ соединены соответственно с седьмым, третьим, шестым входами и выходом порогового модуля, первый, второй и четвертый, пятый входы которого подключены соответственно к первому, второму входам элемента 2₁ и первому, второму входам элемента 2₂.

Работа предлагаемого порогового модуля осуществляется следующим образом. На его первый,…,седьмой входы подаются соответственно двоичные сигналы . Сигнал на выходе элемента 2₉ определяется выражением

в котором ∨, ⋅ есть символы операций ИЛИ, И. Следовательно, на выходе предлагаемого порогового модуля получим

где есть пороговая функция с единичными весами аргументов и порогом три.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый пороговый модуль реализует пороговую функцию с единичными весами аргументов и порогом три, зависящую от семи аргументов – входных двоичных сигналов. При этом схема предлагаемого порогового модуля проще, чем у прототипа, поскольку ее цена по Квайну равна 36.

Пороговый модуль, содержащий семь элементов ИЛИ и девять элементов И, причем первый, второй входы k-го () и выходы первого, четвертого элементов ИЛИ соединены соответственно с первым, вторым входами k-го и первыми входами четвертого, восьмого элементов И, а выход и первый, второй входы первого элемента И подключены соответственно к первому входу шестого элемента ИЛИ и первому, второму входам порогового модуля, отличающийся тем, что выход j-го () и второй вход ()-го элементов И соединены соответственно с первым и вторым входами ()-го элемента И, второй, третий, четвертый входы шестого и первый, второй, третий, четвертый входы седьмого элементов ИЛИ подключены соответственно к выходам четвертого, второго, пятого и третьего, восьмого, шестого, седьмого элементов И, первые входы третьего, пятого, девятого и вторые входы восьмого, девятого элементов И соединены соответственно с выходами шестого, второго, третьего и пятого, седьмого элементов ИЛИ, а вторые входы третьего, четвертого, пятого и выход девятого элементов И подключены соответственно к седьмому, третьему, шестому входам и выходу порогового модуля, четвертый и пятый входы которого соединены соответственно с первым и вторым входами второго элемента ИЛИ.

Изобретение относится к цифровой технике в сфере обмена информацией и может быть использовано в космической, авиационной, кораблестроительной и других отраслях. Техническим результатом предлагаемого устройства является повышение стабильности длительности выходных сигналов при различной длительности входных сигналов в асинхронных устройствах.

Способ адаптивного мажоритирования элементов "n и более из (2n-1)" // 2785218

Настоящее техническое решение относится к области вычислительной техники. Технический результат заключается в устранении временной избыточности на анализ и поиск неисправного канала, а также на программный переход на нижний вариант мажоритирования за счёт адаптивного мажоритирования элементов «n и более из (2n-1)».

Логический преобразователь // 2785069

Изобретение относится к области вычислительной техники и может быть использовано как средство преобразования кодов для реализации любой из простых симметричных булевых функций, зависящих от семи аргументов - входных двоичных сигналов. Техническим результатом является уменьшение аппаратурных затрат.

Логический модуль // 2778678

Изобретение относится к области вычислительной техники. Технический результат заключается в обеспечении реализации простых симметричных булевых функций, зависящих от 7 входных двоичных сигналов.

Мажоритальный модуль // 2778677

Изобретение относится к области вычислительной техники. Технический результат направлен на уменьшение аппаратных затрат при сохранении функциональных возможностей прототипа.

Мажоритарный модуль // 2776923

Настоящее техническое решение относится к области вычислительной техники для автоматики. Технический результат заключается в уменьшении аппаратурных затрат и схемной глубины при сохранении функциональных возможностей прототипа.

Мажоритарный модуль // 2776922

Изобретение предназначено для реализации мажоритарной функции семи аргументов - входных двоичных сигналов и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации. Техническим результатом является упрощение схемы мажоритарного модуля за счет уменьшения ее цены по Квайну и обеспечения однородности аппаратурного состава при сохранении функциональных возможностей прототипа.

Мажоритарный модуль // 2775589

Мажоритарный модуль // 2775573

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении реализации мажоритарной функции девяти аргументов.

Логический преобразователь // 2768627

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении реализации любой из простых симметричных булевых функций.

Устройство для формирования максимальных и минимальных двоичных чисел // 2785554

Изобретение относится к области вычислительной техники. Технический результат заключается в повышении быстродействия при определении максимального или минимального двоичного числа из совокупности N двоичных чисел.