Мажоритарный модуль

Изобретение предназначено для реализации мажоритарной функции семи аргументов - входных двоичных сигналов и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации. Техническим результатом является упрощение схемы мажоритарного модуля за счет уменьшения ее цены по Квайну и обеспечения однородности аппаратурного состава при сохранении функциональных возможностей прототипа. Устройство содержит семь мажоритарных элементов (11,…,17). 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули (патент РФ 2294007, кл. G06F 7/57, 2007 г.; патент РФ 2393527, кл. G06F 7/57, 2010 г.), которые содержат логические элементы и реализуют мажоритарную функцию Maj(x1,…,x5) = х1х2х3 ∨ x1x2x4 ∨ x1x2x5 ∨ x1x3x4 ∨ x1x3x5 ∨ x1x4x5 ∨ x2x3x4 ∨ x2x3x5 ∨ x2x4x5 ∨ x3x4x5 пяти аргументов - входных двоичных сигналов х1,…,х5 ∈ {0,1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности и схемная сложность, обусловленные соответственно тем, что не выполняется реализация мажоритарной функции семи аргументов и наименьшая из цен по Квайну схем упомянутых аналогов равна 24.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2700554, кл. G06F 7/57, 2019 г.), который содержит логические элементы и реализует мажоритарную функцию семи аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 26 и эта схема имеет неоднородный аппаратурный состав, образованный из логических элементов четырех типов.

Техническим результатом изобретения является упрощение схемы мажоритарного модуля за счет уменьшения ее цены по Квайну и обеспечения однородности ее аппаратурного состава при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем пять мажоритарных элементов, первый вход первого и второй, третий входы второго мажоритарных элементов соединены соответственно с первым входом четвертого мажоритарного элемента и шестым, седьмым входами мажоритарного модуля, особенность заключается в том, что в него дополнительно введены два мажоритарных элемента, первый вход третьего, второй и третий входы i-го мажоритарных элементов соединены соответственно с первым входом второго, вторым входом (5-i)-го и первым входом (7-i)-го мажоритарных элементов, выходы i-го и шестого мажоритарных элементов подключены соответственно к третьим входам (i+2)-го, (i+4)-го и седьмого мажоритарных элементов, а выходы (i+2)-го, пятого, первый вход и выход седьмого мажоритарных элементов соединены соответственно с вторыми входами (i+4)-го, седьмого мажоритарных элементов, первым входом и выходом мажоритарного модуля, j-й и пятый входы которого подключены соответственно к (j-1)-му входу первого и первому входу второго мажоритарных элементов.

На чертеже представлена схема предлагаемого мажоритарного модуля.

Мажоритарный модуль содержит мажоритарные элементы 11,…,17, причем первый, второй и третий входы элемента 1i соединены соответственно с первым, вторым входами элемента 15-i и первым входом элемента 17-i, выходы элементов 1i и 16 подключены соответственно к третьим входам элементов 1i+2, 1i+4 и 17, а выходы элементов 1i+2, 15, первый вход и выход элемента 17 соединены соответственно с вторыми входами элементов 1i+4, 17, первым входом и выходом мажоритарного модуля, j-й и (j+3)-й входы которого подключены соответственно к (j-1)-ым входам элементов 11 и 12.

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый,…,седьмой входы подаются соответственно двоичные сигналы x1,…,x7 ∈ {0,1}. На выходе мажоритарного элемента 1m имеем и #, v, • есть соответственно сигналы на первом, втором, третьем входах этого элемента и символы операций Maj, ИЛИ, И. Таким образом, на выходе предлагаемого мажоритарного модуля получим

где Maj(x1,…,х7) есть мажоритарная функция семи аргументов x1,…,х7.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию семи аргументов - входных двоичных сигналов, при этом схема предлагаемого мажоритарного модуля проще, чем у прототипа, поскольку она имеет однородный аппаратурный состав и ее цена по Квайну равна 21.

Мажоритарный модуль, содержащий пять мажоритарных элементов, причем первый вход первого и второй, третий входы второго мажоритарных элементов соединены соответственно с первым входом четвертого мажоритарного элемента и шестым, седьмым входами мажоритарного модуля, отличающийся тем, что в него дополнительно введены два мажоритарных элемента, первый вход третьего, второй и третий входы i-го мажоритарных элементов соединены соответственно с первым входом второго, вторым входом (5-i)-го и первым входом (7-i)-го мажоритарных элементов, выходы i-го и шестого мажоритарных элементов подключены соответственно к третьим входам (i+2)-го, (i+4)-го и седьмого мажоритарных элементов, а выходы (i+2)-го, пятого, первый вход и выход седьмого мажоритарных элементов соединены соответственно с вторыми входами (i+4)-го, седьмого мажоритарных элементов, первым входом и выходом мажоритарного модуля, j-й и пятый входы которого подключены соответственно к (j-1)-му входу первого и первому входу второго мажоритарных элементов.



 

Похожие патенты:

Настоящее техническое решение относится к области вычислительной техники для автоматики. Технический результат заключается в уменьшении аппаратурных затрат и схемной глубины при сохранении функциональных возможностей прототипа.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении реализации мажоритарной функции девяти аргументов.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении реализации любой из простых симметричных булевых функций.

Изобретение относится к автоматике и вычислительной техники и может быть использовано для непрерывного контроля работоспособности средств вычислительной техники, функционирующих в условиях непрерывной динамики и постоянных изменений параметров внешних условий и с учетом повышенных требований к их надежности.

Изобретение относится к мажоритарному модулю. Технический результат заключается в упрощении конструкции устройства.

Настоящее техническое решение относится к области вычислительной техники. Технический результат заключается в расширении функциональных возможностей, заключающихся в обеспечении реализации с помощью константной настройки любой из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n = 7.

Настоящее техническое решение относится к области вычислительной техники. Технический результат заключается в расширении функциональных возможностей, заключающихся в обеспечения реализации пороговой функции с единичными весами аргументов и порогом n-3, зависящей от n аргументов – входных двоичных сигналов, при n=9.

Настоящее техническое решение относится к области вычислительной техники. Технический результат заключается в уменьшении аппаратурных затрат при сохранении функциональных возможностей прототипа.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке высоконадежных устройств и систем, применяющих мажоритарное резервирование. Технический результат - повышение надежности устройства, а именно: парирование трех неисправностей в пятиканальных резервированных системах.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Технический результат - обеспечивается меньшее максимальное время задержки распространения сигнала в пороговом модуле, в результате повышено его быстродействие при сохранении функциональных возможностей и аппаратурного состава.

Изобретение относится к логическому преобразователю. Технический результат заключается в снижении аппаратных затрат при сохранении функциональных возможностей и схемной глубины прототипа.
Наверх