Мажоритарный модуль

Настоящее техническое решение относится к области вычислительной техники для автоматики. Технический результат заключается в уменьшении аппаратурных затрат и схемной глубины при сохранении функциональных возможностей прототипа. Технический результат достигается за счёт мажоритарного модуля, который содержит восемнадцать элементов «2И» (11,…,118) и восемнадцать элементов «2ИЛИ» (21,…,218). 2 табл., 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули (см., например, патент РФ 2700552, кл. G06F 7/57, 2019 г.), которые содержат элементы «2И», элементы «2ИЛИ» и реализуют мажоритарную функцию семи аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация мажоритарной функции девяти аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2665226, кл. G06F 7/57, 2018 г.), который содержит элементы «2И», элементы «2ИЛИ» и реализует мажоритарную функцию девяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие схемная глубина и аппаратурные затраты, обусловленные тем, что схемная глубина прототипа равна 9 и он содержит 21 элемент «2ИЛИ» и 22 элемента «2И».

Техническим результатом изобретения является уменьшение аппаратурных затрат и схемной глубины при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем восемнадцать элементов «2ИЛИ» и восемнадцать элементов «2И», особенность заключается в том, что первый, второй входы j-го и первый, второй входы i-го элементов «2ИЛИ» соединены соответственно с выходами (2×j-11)-го, (2×j-10)-го и первым, вторым входами i-го элементов «2И», первый, второй входы k-го и первый, второй входы (k+6)-го элементов «2ИЛИ» подключены соответственно к выходам (k+2)-го, (k+4)-го элементов «2ИЛИ» и выходам (k+2)-го, (k+4)-го элементов «2И», второй вход (k+8)-го элемента «2И», первый вход (k+8)-го и первый, второй входы (k+14)-го элементов «2ИЛИ» соединены соответственно с выходом (k+6)-го элемента «2ИЛИ», выходом k-го элемента «2И» и выходами (2×k+9)-го, (2×k+10)-го элементов «2ИЛИ», первый вход j-го, второй вход (j+4)-го элементов «2И» и первый, второй входы семнадцатого элемента «2ИЛИ» подключены соответственно к первому входу (28-j)-го, второму входу (25-j)-го и первому входу четырнадцатого, второму входу одиннадцатого элементов «2И», первый вход (k+10)-го, второй вход (k+14)-го и первый вход (k+12)-го, второй вход семнадцатого элементов «2И» соединены соответственно с выходами (8×k-7)-го, (8×k-6)-го элементов «2ИЛИ» и выходами (11-2×k)-го, десятого элементов «2И», второй вход семнадцатого элемента «2ИЛИ» и первые входы восемнадцатых элементов «2ИЛИ», «2И» подключены соответственно к выходу восьмого элемента «2И» и выходам пятнадцатого, шестнадцатого элементов «2ИЛИ», второй вход восемнадцатого и первый, второй входы четырнадцатого элементов «2ИЛИ» соединены соответственно с выходом восемнадцатого элемента «2И» и выходами семнадцатых элементов «2И», «2ИЛИ», а первый, второй входы (k+2)-го, первый, второй входы (k+4)-го элементов «2ИЛИ» и второй вход восемнадцатого элемента «2И» подключены соответственно к (4×k-3)-му, (4×k-2)-му, (4×k-1)-му, (4×k)-му и девятому входам мажоритарного модуля, выходом которого является выход восемнадцатого элемента «2ИЛИ».

На чертеже представлена схема предлагаемого мажоритарного модуля.

Мажоритарный модуль содержит элементы «2И» 11,…,118 и элементы «2ИЛИ» 21,…,218, причем первый, второй входы элемента 2j и первый, второй входы элемента 2i соединены соответственно с выходами элементов 12×j-11, 12×j-10 и первым, вторым входами элемента 1i, первый, второй входы элемента 2k и первый, второй входы элемента 2k+6 подключены соответственно к выходам элементов 2k+2, 2k+4 и 1k+2, 1k+4, второй вход элемента 1k+8, первый вход элемента 2k+8 и первый, второй входы элемента 2k+14 соединены соответственно с выходами элементов 2k+6, 1k и 22×k+9, 22×k+10, первый вход элемента 1j, второй вход элемента 1j+4 и первый, второй входы элемента 217 подключены соответственно к первому входу элемента 128-j, второму входу элемента 125-j и первому входу элемента 114, второму входу элемента 111, первый вход элемента 1k+10, второй вход элемента 1k+14 и первый вход элемента 1k+12, второй вход элемента 117 соединены соответственно с выходами элементов 28×k-7, 28×k-6 и 111-2×k, 110, второй вход элемента 217 и первые входы элементов 218, 118 подключены соответственно к выходам элементов 18 и 215, 216, второй вход элемента 218 и первый, второй входы элемента 214 соединены соответственно с выходами элементов 118 и 117, 217, а первый, второй входы элемента 2k+2, первый, второй входы элемента 2k+4 и второй вход элемента 118 подключены соответственно к (4×k-3)-му, (4×k-2)-му, (4×k-1)-му, (4×k)-му и девятому входам мажоритарного модуля, выходом которого является выход элемента 218.

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый,…,девятый входы подаются соответственно двоичные сигналы x1,…,x9 ∈ {0,1}. В представленных ниже табл. 1 и табл. 2 приведены соответственно значения внутренних сигналов y1+r, y2+r, y3+r, y4+r (r∈{0,4}) предлагаемого мажоритарного модуля, полученные для всех возможных наборов значений сигналов x1+r, x2+r, x3+r, x4+r, и значения его выходного сигнала Z, полученные для всех возможных наборов значений сигналов у1,…,у8,x9.

Согласно табл. 1, табл. 2 имеем

где Maj(x1,…,x9) есть мажоритарная функция девяти аргументов х1,…,х9. При этом схемная глубина предлагаемого мажоритарного модуля равна 8.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию девяти аргументов - входных двоичных сигналов и обладает меньшими по сравнению с прототипом схемной глубиной и аппаратурными затратами.

Мажоритарный модуль, содержащий восемнадцать элементов «2ИЛИ» и восемнадцать элементов «2И», отличающийся тем, что первый, второй входы j-го и первый, второй входы i-го элементов «2ИЛИ» соединены соответственно с выходами (2×j-11)-го, (2×j-10)-го и первым, вторым входами i-го элементов «2И», первый, второй входы k-го и первый, второй входы (k+6)-го элементов «2ИЛИ» подключены соответственно к выходам (k+2)-го, (k+4)-го элементов «2ИЛИ» и выходам (k+2)-го, (k+4)-го элементов «2И», второй вход (k+8)-го элемента «2И», первый вход (k+8)-го и первый, второй входы (k+14)-го элементов «2ИЛИ» соединены соответственно с выходом (k+6)-го элемента «2ИЛИ», выходом k-го элемента «2И» и выходами (2×k+9)-го, (2×k+10)-го элементов «2ИЛИ», первый вход j-го, второй вход (j+4)-го элементов «2И» и первый, второй входы семнадцатого элемента «2ИЛИ» подключены соответственно к первому входу (28-j)-го, второму входу (25-j)-го и первому входу четырнадцатого, второму входу одиннадцатого элементов «2И», первый вход (k+10)-го, второй вход (k+14)-го и первый вход (k+12)-го, второй вход семнадцатого элементов «2И» соединены соответственно с выходами (8×k-7)-го, (8×k-6)-го элементов «2ИЛИ» и выходами (11-2×k)-го, десятого элементов «2И», второй вход семнадцатого элемента «2ИЛИ» и первые входы восемнадцатых элементов «2ИЛИ», «2И» подключены соответственно к выходу восьмого элемента «2И» и выходам пятнадцатого, шестнадцатого элементов «2ИЛИ», второй вход восемнадцатого и первый, второй входы четырнадцатого элементов «2ИЛИ» соединены соответственно с выходом восемнадцатого элемента «2И» и выходами семнадцатых элементов «2И», «2ИЛИ», а первый, второй входы (k+2)-го, первый, второй входы (k+4)-го элементов «2ИЛИ» и второй вход восемнадцатого элемента «2И» подключены соответственно к (4×k-3)-му, (4×k-2)-му, (4×k-1)-му, (4×k)-му и девятому входам мажоритарного модуля, выходом которого является выход восемнадцатого элемента «2ИЛИ».



 

Похожие патенты:

Изобретение предназначено для реализации мажоритарной функции семи аргументов - входных двоичных сигналов и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации. Техническим результатом является упрощение схемы мажоритарного модуля за счет уменьшения ее цены по Квайну и обеспечения однородности аппаратурного состава при сохранении функциональных возможностей прототипа.

Настоящее техническое решение относится к области вычислительной техники для автоматики. Технический результат заключается в уменьшении аппаратурных затрат и схемной глубины при сохранении функциональных возможностей прототипа.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении реализации мажоритарной функции девяти аргументов.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении реализации любой из простых симметричных булевых функций.

Изобретение относится к автоматике и вычислительной техники и может быть использовано для непрерывного контроля работоспособности средств вычислительной техники, функционирующих в условиях непрерывной динамики и постоянных изменений параметров внешних условий и с учетом повышенных требований к их надежности.

Изобретение относится к мажоритарному модулю. Технический результат заключается в упрощении конструкции устройства.

Настоящее техническое решение относится к области вычислительной техники. Технический результат заключается в расширении функциональных возможностей, заключающихся в обеспечении реализации с помощью константной настройки любой из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n = 7.

Настоящее техническое решение относится к области вычислительной техники. Технический результат заключается в расширении функциональных возможностей, заключающихся в обеспечения реализации пороговой функции с единичными весами аргументов и порогом n-3, зависящей от n аргументов – входных двоичных сигналов, при n=9.

Настоящее техническое решение относится к области вычислительной техники. Технический результат заключается в уменьшении аппаратурных затрат при сохранении функциональных возможностей прототипа.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке высоконадежных устройств и систем, применяющих мажоритарное резервирование. Технический результат - повышение надежности устройства, а именно: парирование трех неисправностей в пятиканальных резервированных системах.

Изобретение предназначено для реализации мажоритарной функции семи аргументов - входных двоичных сигналов и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации. Техническим результатом является упрощение схемы мажоритарного модуля за счет уменьшения ее цены по Квайну и обеспечения однородности аппаратурного состава при сохранении функциональных возможностей прототипа.
Наверх