Логический преобразователь
Владельцы патента RU 2789729:
Федеральное государственное бюджетное образовательное учреждение высшего образования "УЛЬЯНОВСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ" (RU)
Изобретение относится к логическому преобразователю. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций , ,
,
, зависящих от n аргументов - входных двоичных сигналов, при
. Логический преобразователь содержит соединенные между собой семь мажоритарных элементов (11,…,17), три элемента иЛИ (21, 22, 23) и четыре элемента И (31,…,34). 1 ил., 2 табл.
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны логические преобразователи (патент РФ 2248034, кл. G06F7/38, 2005 г.; патент РФ 2417404, кл. G06F7/57, 2011г.), которые реализуют любую из простых симметричных булевых функций 
, 
, 
, 
, зависящих от n аргументов - входных двоичных сигналов, при 
.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций , , , при 
.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2281545, кл. G06F 7/57, 2006г.), который содержит семь мажоритарных элементов и реализует любую из простых симметричных булевых функций , , , , зависящих от n аргументов - входных двоичных сигналов, при .
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций , , , при .
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций , , , , зависящих от n аргументов - входных двоичных сигналов, при .
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем семь мажоритарных элементов, выход шестого, первый вход третьего и выход седьмого мажоритарных элементов соединены соответственно с третьим входом седьмого мажоритарного элемента, первым настроечным входом и выходом логического преобразователя, особенность заключается в том, что в него дополнительно введены три элемента ИЛИ и четыре элемента И, i-й (
) вход j-го (
) мажоритарного элемента и первый, второй входы третьего элемента И соединены соответственно с i-ми входами j-ых элементов И, ИЛИ и первым, вторым входами третьего элемента ИЛИ, первый, второй входы третьего и первый, второй, третий входы четвертого элементов И подключены соответственно к выходам первого, второго мажоритарных элементов и выходам первого, второго, третьего элементов ИЛИ, второй, третий входы третьего, третий вход четвертого и третий вход шестого мажоритарных элементов соединены соответственно с первым, вторым, третьим входами и выходом пятого мажоритарного элемента, второй вход четвертого мажоритарного элемента подключен к выходу третьего мажоритарного элемента, второй, третий входы третьего, второй вход шестого и выход четвертого мажоритарных элементов соединены соответственно с выходами первого, второго, третьего и четвертым входом четвертого элементов И, а второй вход седьмого, i-й вход j-го, третий вход пятого и первые входы четвертого, шестого мажоритарных элементов подключены соответственно к выходу четвертого элемента И, (
)-му, седьмому информационным и первому настроечному входам логического преобразователя, второй настроечный вход которого соединен с первым входом седьмого мажоритарного элемента.
На чертеже представлена схема предлагаемого логического преобразователя.
Логический преобразователь содержит мажоритарные элементы 11,…,17 и элементы иЛИ 21, 22, 23, элементы и 31,…,34, причем i-й (
) вход элемента 1j (
) и первый, второй входы элемента 33 соединены соответственно с i-ми входами элементов 2j, 3j и первым, вторым входами элемента 23, первый, второй входы элемента 33 и первый, второй, третий входы элемента 34 подключены соответственно к выходам элементов 11, 12 и 21, 22, 23, второй, третий входы элемента 13, третий вход элемента 14 и третий вход элемента 16 соединены соответственно с первым, вторым, третьим входами и выходом элемента 15, второй, третий входы элемента 17 и второй вход элемента 14 подключены соответственно к выходам элементов 34, 16 и 13, второй, третий входы элемента 13, второй вход элемента 16 и выход элемента 14 соединены соответственно с выходами элементов 31, 32, 33 и четвертым входом элемента 34, а i-й вход элемента 1j, третий вход элемента 15 и первые входы элементов 13, 14, 16 подключены соответственно к ()-му, седьмому информационным и первому настроечному входам логического преобразователя, второй настроечный вход и выход которого соединены соответственно с первым входом и выходом элемента 17.
Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первый, …, седьмой информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы 
и сигналы 
константной настройки. В представленных ниже табл.1 и табл.2 приведены соответственно значения внутренних сигналов 
(), 
, 
предлагаемого логического преобразователя, полученные для всех возможных наборов значений сигналов 
, и значения его выходного сигнала Z, полученные для всех возможных наборов значений сигналов 
при 1) 
; 2) 
, 
; 3) 
, 
; 4) 
.
| Таблица 1 | |||||||||||||
|
|
|
|
||||||||||
| 000 | 000 | 100 | 001 | ||||||||||
| 001 | 001 | 101 | 011 | ||||||||||
| 010 | 001 | 110 | 011 | ||||||||||
| 011 | 011 | 111 | 111 | ||||||||||
| Таблица 2 | |||||||||||||
|
|
|
1) | 2) | 3) | 4) |
|
|
|
1) | 2) | 3) | 4) |
| Z | Z | Z | Z | Z | Z | Z | Z | ||||||
| 0 | 000 | 000 | 0 | 0 | 0 | 0 | 1 | 000 | 000 | 0 | 0 | 0 | 0 |
| 0 | 000 | 001 | 0 | 0 | 0 | 0 | 1 | 000 | 001 | 0 | 0 | 0 | 0 |
| 0 | 000 | 011 | 0 | 0 | 0 | 0 | 1 | 000 | 011 | 0 | 0 | 0 | 0 |
| 0 | 000 | 111 | 0 | 0 | 0 | 0 | 1 | 000 | 111 | 1 | 0 | 0 | 0 |
| 0 | 001 | 000 | 0 | 0 | 0 | 0 | 1 | 001 | 000 | 0 | 0 | 0 | 0 |
| 0 | 001 | 001 | 0 | 0 | 0 | 0 | 1 | 001 | 001 | 0 | 0 | 0 | 0 |
| 0 | 001 | 011 | 0 | 0 | 0 | 0 | 1 | 001 | 011 | 1 | 0 | 0 | 0 |
| 0 | 001 | 111 | 1 | 0 | 0 | 0 | 1 | 001 | 111 | 1 | 1 | 0 | 0 |
| 0 | 011 | 000 | 0 | 0 | 0 | 0 | 1 | 011 | 000 | 0 | 0 | 0 | 0 |
| 0 | 011 | 001 | 0 | 0 | 0 | 0 | 1 | 011 | 001 | 1 | 0 | 0 | 0 |
| 0 | 011 | 011 | 1 | 0 | 0 | 0 | 1 | 011 | 011 | 1 | 1 | 0 | 0 |
| 0 | 011 | 111 | 1 | 1 | 0 | 0 | 1 | 011 | 111 | 1 | 1 | 1 | 0 |
| 0 | 111 | 000 | 0 | 0 | 0 | 0 | 1 | 111 | 000 | 1 | 0 | 0 | 0 |
| 0 | 111 | 001 | 1 | 0 | 0 | 0 | 1 | 111 | 001 | 1 | 1 | 0 | 0 |
| 0 | 111 | 011 | 1 | 1 | 0 | 0 | 1 | 111 | 011 | 1 | 1 | 1 | 0 |
| 0 | 111 | 111 | 1 | 1 | 1 | 0 | 1 | 111 | 111 | 1 | 1 | 1 | 1 |
Если либо , либо , либо , то согласно табл.1, табл.2 имеем
либо 
либо
либо 
,
где 
есть простые симметричные булевы функции семи аргументов 
(см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974г.).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует любую из простых симметричных булевых функций , , , , зависящих от n аргументов - входных двоичных сигналов, при .
Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий семь мажоритарных элементов, причем выход шестого, первый вход третьего и выход седьмого мажоритарных элементов соединены соответственно с третьим входом седьмого мажоритарного элемента, первым настроечным входом и выходом логического преобразователя, отличающийся тем, что в него дополнительно введены три элемента ИЛИ и четыре элемента И, i-й (
) вход j-го (
) мажоритарного элемента и первый, второй входы третьего элемента И соединены соответственно с i-ми входами j-х элементов И, ИЛИ и первым, вторым входами третьего элемента ИЛИ, первый, второй входы третьего и первый, второй, третий входы четвертого элементов И подключены соответственно к выходам первого, второго мажоритарных элементов и выходам первого, второго, третьего элементов ИЛИ, второй, третий входы третьего, третий вход четвертого и третий вход шестого мажоритарных элементов соединены соответственно с первым, вторым, третьим входами и выходом пятого мажоритарного элемента, второй вход четвертого мажоритарного элемента подключен к выходу третьего мажоритарного элемента, второй, третий входы третьего, второй вход шестого и выход четвертого мажоритарных элементов соединены соответственно с выходами первого, второго, третьего и четвертым входом четвертого элементов И, а второй вход седьмого, i-й вход j-го, третий вход пятого и первые входы четвертого, шестого мажоритарных элементов подключены соответственно к выходу четвертого элемента И, (
)-му, седьмому информационным и первому настроечному входам логического преобразователя, второй настроечный вход которого соединен с первым входом седьмого мажоритарного элемента.
