Логический модуль
Владельцы патента RU 2789730:
федеральное государственное бюджетное образовательное учреждение высшего образования "УЛЬЯНОВСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ" (RU)
Изобретение относится к области вычислительной техники. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций , ,
,
, зависящих от семи аргументов – входных двоичных сигналов. Технический результат достигается за счет логического модуля, который содержит три элемента и (11, 12, 13), четыре элемента иЛИ (21,…,24) и семь мажоритарных элементов (31,…,37). 1 ил., 2 табл.
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны логические модули (патент РФ 2248034, кл. G06F7/38, 2005 г.; патент РФ 2417404, кл. G06F7/57, 2011г.), которые реализуют любую из простых симметричных булевых функций 
, 
, 
, 
, зависящих от четырех аргументов – входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций , , , , зависящих от семи аргументов – входных двоичных сигналов.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2286594, кл. G06F7/57, 2006г.), который содержит два элемента И, два элемента ИЛИ, три мажоритарных элемента и реализует любую из простых симметричных булевых функций , , , , зависящих от четырех аргументов – входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций , , , , зависящих от семи аргументов – входных двоичных сигналов.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций , , , , зависящих от семи аргументов – входных двоичных сигналов.
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем два элемента И, два элемента ИЛИ и три мажоритарных элемента, первый вход третьего мажоритарного элемента соединен с первым настроечным входом логического модуля, особенность заключается в том, что в него дополнительно введены элемент И, два элемента ИЛИ и четыре мажоритарных элемента, i-й (
) вход j-го (
) мажоритарного элемента и первый, второй входы третьего элемента И соединены соответственно с i-ми входами j-ых элементов И, ИЛИ и первым, вторым входами третьего элемента ИЛИ, первый, второй входы третьего и первый, второй, третий входы четвертого элементов ИЛИ подключены соответственно к выходам первого, второго мажоритарных элементов и выходам первого, второго, третьего элементов И, второй, третий входы третьего, третий вход четвертого и третий вход шестого мажоритарных элементов соединены соответственно с первым, вторым, третьим входами и выходом пятого мажоритарного элемента, второй вход четвертого и третий вход седьмого мажоритарных элементов подключены соответственно к выходам третьего и шестого мажоритарных элементов, второй, третий входы третьего, второй вход шестого и выход четвертого мажоритарных элементов соединены соответственно с выходами первого, второго, третьего и четвертым входом четвертого элементов ИЛИ, а второй вход седьмого, i-й вход j-го, третий вход пятого и первые входы четвертого, шестого мажоритарных элементов подключены соответственно к выходу четвертого элемента ИЛИ, (
)-му, седьмому информационным и первому настроечному входам логического модуля, второй настроечный вход и выход которого соединены соответственно с первым входом и выходом седьмого мажоритарного элемента.
На чертеже представлена схема предлагаемого логического модуля.
Логический модуль содержит элементы и 11, 12, 13, элементы иЛИ 21,…,24 и мажоритарные элементы 31,…,37, причем i-й (
) вход элемента 3j (
) и первый, второй входы элемента 13 соединены соответственно с i-ми входами элементов 1j, 2j и первым, вторым входами элемента 23, первый, второй входы элемента 23 и первый, второй, третий входы элемента 24 подключены соответственно к выходам элементов 31, 32 и 11, 12, 13, второй, третий входы элемента 33, третий вход элемента 34 и третий вход элемента 36 соединены соответственно с первым, вторым, третьим входами и выходом элемента 35, второй, третий входы элемента 37 и второй вход элемента 34 подключены соответственно к выходам элементов 24, 36 и 33, второй, третий входы элемента 33, второй вход элемента 36 и выход элемента 34 соединены соответственно с выходами элементов 21, 22, 23 и четвертым входом элемента 24, а i-й вход элемента 3j, третий вход элемента 35 и первые входы элементов 33, 34, 36 подключены соответственно к ()-му, седьмому информационным и первому настроечному входам логического модуля, второй настроечный вход и выход которого соединены соответственно с первым входом и выходом элемента 37.
Работа предлагаемого логического модуля осуществляется следующим образом. На его первый,…,седьмой информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы 
и сигналы 
константной настройки. В представленных ниже табл.1 и табл.2 приведены соответственно значения внутренних сигналов 
(), 
, 
предлагаемого логического модуля, полученные для всех возможных наборов значений сигналов 
, и значения его выходного сигнала Z, полученные для всех возможных наборов значений сигналов 
при 1) 
; 2) 
, 
; 3) 
, 
; 4) 
.
Таблица 1
|
|
|
|
| 000 | 000 | 100 | 001 |
| 001 | 001 | 101 | 011 |
| 010 | 001 | 110 | 011 |
| 011 | 011 | 111 | 111 |
Таблица 2
|
|
|
1) | 2) | 3) | 4) |
|
|
|
1) | 2) | 3) | 4) |
| Z | Z | Z | Z | Z | Z | Z | Z | ||||||
| 0 | 000 | 000 | 0 | 0 | 0 | 0 | 1 | 000 | 000 | 1 | 0 | 0 | 0 |
| 0 | 000 | 001 | 1 | 0 | 0 | 0 | 1 | 000 | 001 | 1 | 1 | 0 | 0 |
| 0 | 000 | 011 | 1 | 1 | 0 | 0 | 1 | 000 | 011 | 1 | 1 | 1 | 0 |
| 0 | 000 | 111 | 1 | 1 | 1 | 0 | 1 | 000 | 111 | 1 | 1 | 1 | 1 |
| 0 | 001 | 000 | 1 | 0 | 0 | 0 | 1 | 001 | 000 | 1 | 1 | 0 | 0 |
| 0 | 001 | 001 | 1 | 1 | 0 | 0 | 1 | 001 | 001 | 1 | 1 | 1 | 0 |
| 0 | 001 | 011 | 1 | 1 | 1 | 0 | 1 | 001 | 011 | 1 | 1 | 1 | 1 |
| 0 | 001 | 111 | 1 | 1 | 1 | 1 | 1 | 001 | 111 | 1 | 1 | 1 | 1 |
| 0 | 011 | 000 | 1 | 1 | 0 | 0 | 1 | 011 | 000 | 1 | 1 | 1 | 0 |
| 0 | 011 | 001 | 1 | 1 | 1 | 0 | 1 | 011 | 001 | 1 | 1 | 1 | 1 |
| 0 | 011 | 011 | 1 | 1 | 1 | 1 | 1 | 011 | 011 | 1 | 1 | 1 | 1 |
| 0 | 011 | 111 | 1 | 1 | 1 | 1 | 1 | 011 | 111 | 1 | 1 | 1 | 1 |
| 0 | 111 | 000 | 1 | 1 | 1 | 0 | 1 | 111 | 000 | 1 | 1 | 1 | 1 |
| 0 | 111 | 001 | 1 | 1 | 1 | 1 | 1 | 111 | 001 | 1 | 1 | 1 | 1 |
| 0 | 111 | 011 | 1 | 1 | 1 | 1 | 1 | 111 | 011 | 1 | 1 | 1 | 1 |
| 0 | 111 | 111 | 1 | 1 | 1 | 1 | 1 | 111 | 111 | 1 | 1 | 1 | 1 |
Если либо , либо , либо , то согласно табл.1, табл.2 имеем
либо 
либо
либо 
,
где 
есть простые симметричные булевы функции семи аргументов 
(см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974г.).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует любую из простых симметричных булевых функций , , , , зависящих от семи аргументов – входных двоичных сигналов.
Логический модуль, предназначенный для реализации простых симметричных булевых функций, содержащий два элемента И, два элемента ИЛИ и три мажоритарных элемента, причем первый вход третьего мажоритарного элемента соединен с первым настроечным входом логического модуля, отличающийся тем, что в него дополнительно введены элемент И, два элемента ИЛИ и четыре мажоритарных элемента, i-й (
) вход j-го (
) мажоритарного элемента и первый, второй входы третьего элемента И соединены соответственно с i-ми входами j-х элементов И, ИЛИ и первым, вторым входами третьего элемента ИЛИ, первый, второй входы третьего и первый, второй, третий входы четвертого элементов ИЛИ подключены соответственно к выходам первого, второго мажоритарных элементов и выходам первого, второго, третьего элементов И, второй, третий входы третьего, третий вход четвертого и третий вход шестого мажоритарных элементов соединены соответственно с первым, вторым, третьим входами и выходом пятого мажоритарного элемента, второй вход четвертого и третий вход седьмого мажоритарных элементов подключены соответственно к выходам третьего и шестого мажоритарных элементов, второй, третий входы третьего, второй вход шестого и выход четвертого мажоритарных элементов соединены соответственно с выходами первого, второго, третьего и четвертым входом четвертого элементов ИЛИ, а второй вход седьмого, i-й вход j-го, третий вход пятого и первые входы четвертого, шестого мажоритарных элементов подключены соответственно к выходу четвертого элемента ИЛИ, (
)-му, седьмому информационным и первому настроечному входам логического модуля, второй настроечный вход и выход которого соединены соответственно с первым входом и выходом седьмого мажоритарного элемента.
