Бсесоюзн.ая

 

328459

О П И C A Н И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено ЗО.XI I.1968 (№ 1295541)18-24) с присоединением заявки ¹

Приоритет

Опубликовано 02.11.1972. Бюллетень № 6

Дата опубликования описания 22.III.1972,Ч. Кл. G 06f 11/00

Н 031 13 32

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 621.394.142 (088.8) Автор изобретения

НАЯ Е=:. Я, кл

В. С. Скворцов

Заявитель

УСТРОЙСТВО ДЛЯ МАЖОРИТАРНОГО ДЕКОДИРОВАНИЯ

ДВОИЧНЫХ КОДОВ ПРИ ТРЕХКРАТНОМ ПОВТОРЕНИИ

СООБЩЕНИЙ

Изобретение относится к устройствам, используемым в системах передачи дискретной информации для коррекции ошибок, возникающих в каналах связи.

Одним из распространенных способов повышения достоверности передачи информации является трехкратное повторение и-знячной комбинации с позначным (поэлемснтным) выбором при приеме двух из трех (мажоритарное декодирование).

Известные устройства для мажоритарного декодирования при трехкратном повторении сообщений содержат, кроме управляющих логических элементов, не менее двух и-ячеечных регистров сдвига.

Предложенное устройство отличается от известных тем, что содержит троичный регистр и переключающий элемент, один вход которого соединен с входом устройства, другой вход — с выходом схемы сравнения, а третий — с выходом управляемого вентиля. Выход переключающего элемента связан с входом троичного регистра, а выход троичного регистра — с вторыми входами схемы сравнения и управляемого вентиля. Это позволяет упростить устройство.

На фиг. 1 изображена блок-схема устройства для мажоритарного декодирования; на фиг. 2 — его логическая схема.

Двоичная последовательность бинарных сигналов подается на один вход переключающего элемента 1 (переключатель), на схему 2 поразрядного сравнения и управляемый вентиль 8. Выходы схемы 2 и управляемого вентиля 8 подключены к двум другим входам переключающего элемента, выход которого соединен с входом регистра 4 сдвига. Регистр 4 состоит из )1 ячеек, каждая из KQTopl>1.. может

10 принимать одно из трех состояний «О», «1» или «2». Сигналы с выхода регистра поданы на вторые входы схемы 2 и управляемого в е нти ля 8.

При передаче первы.; ll двоичных знаков

1s (первое повторение) переключатель подключает вход регистра к выходу приемника бинарных сигналов (на схеме не указан). После первого повторения в регистре записывается принятая последовательность двоичных спмво20 лов «0» и «1».

При втором повторении и-значной комбинации переключатель обеспечивает подключение входа регистра к выходу схемы 2 сравнения.

С входа схемы 2 выдается последовательность

25 троичных символов, образованных следующим образом. Когда принимаемые и считываемые с регистра одноименные двоичные знаки совпадают, то с выхода схемы 2 подается соответствующий двоичный знак «О» или «1». Ес30 ли двоичные знаки на входах схемы 2 «е сов328459

55 падают, то схема ьыдает третий символ «2».

К на галу третьего повторения сообщения и регистре записывается и-значная комбинация троичных символов «О», «1» и «2».

При третьем повторении п-значной комбинации переключатель подключает вход регистра к выходу управляемого вентиля 8, который обеспечивает переписывание с выхода на вход регистра двоичных знаков «О» и «1», а при списывании с регистра символа «2»вЂ” запись в регистр двоичного знака, выдаваемого приемником.

Таким образом, после третьего повторения сообщения в регистр 4 записывается п-значная комбинация двоичных символов по правилу выбора двух из трех.

Предлагаемое устройство может быть реализовано по логической схеме, приведенной на фиг. 2.

В таком устройстве троичный регистр имеет два входа и два выхода. По одному входу и одному выходу осуществляется запись в регистр и считывание с него двоичных символов

«О» и «1», а по второму входу и второму выходу запись и считывание символа «2». Символу

«О» соответствует отсутствие импульсов на обоих входах (выхода) регистра, символу

«1» — импульс только на бинарном входе (выходе), а символу «2» — импульс только на входе (выходе) «2».

Двоичные символы с выхода приемника бинарных сигналов и с бинарного выхода регистра 4 подаются через собирательные схемы

«ИЛИ» 5 и б на разные входы схемы 7 совпадения «И» и одновременно на разные входы схемы 8 отрицания разнозначности. Выход схемы 7 подключен к бинарному входу регистра 4, а выход схемы 8 через ключ «И» 9 — к входу записи в регистр символа «2».

Выход «2» регистра подключен через схему

«ИЛИ» 5 к одному входу схемы 7 совпадения

«И» и к управляющему входу схемы 10 запрета «НЕТ», выход которой подсоединен через схему «ИЛИ» б на второй вход схемы 7.

В процессе приема сообщения с тактом поступления двоичных знаков подаются импульсы: при первом (I) повторении через схему

«ИЛИ» 5 только на один вход схемы 7, при втором (II) повторении только на открывающий вход ключа «И» 9, при третьем (III) повторении через схему 10 запрета «НЕТ» и схему «ИЛИ» б только на второй вход схемы 7.

Отсюда запись в регистр символа «2» возможна только при втором повторении, а списывание с регистра символов «2» происходит только при третьем повторении.

Зо

При первом (1) повторении и-значной комбинации Hd выходе схемы 7 совпадения «И» наблюдается последовательность импульсов, повторяющая последовательность двоичных знаков, выдаваемых приемником. Перед вторым повторением в ячейках регистра записывается п-значная комбинация двоичных символов «О» и «1».

При втором (11) повторении сообщения одноименные разряды принимаемой и списываемой с регистра п-значной комбинации подаются на разные входы схем 7 и 8. На выходе схемы 7 появляются импульсы только тогда, когда одноименные разряды имеют значение «1», а на выходе схемы 8 отрицания равнозначности будут импульсы при несоответствии значений одноименных разрядов («О» и «1» или «1» и «О»). Таким образом, перед третьим повторением сообщения в регистре записывается и-значная комбинация троичных символов «О», «1» и «2».

При третьем (I I I) повторении сообщения, когда с регистра списывается символ «О» или

«1» схема 10 запрета «НЕТ» выдает импульс через схему «ИЛИ» б на один вход схемы 7 совпадения «И», а когда с регистра списывается символ «2» (появляется импульс на выходе «2» регистра), то выдача импульса схемой 10 запрещается и через схему «ИЛИ» 5 импульс с выхода «2» регистра подается на другой вход схемы 7. Поэтому происходит переписывание с выхода регистра на его вход всех символов «О» и «1» и запись в регистр с выхода приемника двоичных символов, когда с регистра списывается символ «2». После третьего повторения в соответствии с правилом выбора двух из трех в регистр записывается п-значная комбинация двоичных символов.

Предмет изобретения

Устройство для мажоритарного декодирова пя двоичных кодов при трехкратном повторении сообщений, содержащее схему сравнения и управляемый вентиль, первые входы которых соединены с входом устройства, отличаюигееся тем, что, с целью упрощения устройства, оно содержит троичный регистр и переключающий элемент, один вход которого соединен с входом устройства, другой вход — с выходом схемы сравнения, третий вход — с выходом управляемого вентиля, выход переключающего элемента соединен с входом троичного регистра, выход которого соединен с вторыми входами схемы сравнения и управляемого вентиля.

328459

Составитсль Крылова

Рсдактор И. Грузова

Тскрсд T. Ускова

Корректор T. Гревцова

Типография, пр. Сапунова, 2

Заказ 675. 17 Изд. № 172 Тираж 448 Подписное

ЦНИИПИ Комитета по дслам изобретений и открытий при Совстс Министров ССС1з

Москва, Ж-35, Раушская наб., д. 475