Патент ссср 411399

 

4II399

ОЛИСАН ИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскии

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 21.Xl1.1971 (№ 1727724/26-9) М. Кл. G 01г 31/28 с присоединением заявки №

Приоритет

Опубликовано 15Л.1974. Бюллетень № 2

Дата опубликования описания 15Х.1974 гооидарствеииый камал

Совета Мииистров СССР е0 делам ивобретвиий и открытий

УДК 621.317.326(088.8) Авторы изобретения

Заявитель Институт электроники и вычислительной техники АН Латвийской ССР

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ АМПЛИТУДНО-ВРЕМЕННЫХ

ПАРАМЕТРОВ ЛОГИЧЕСКИХ СИГНАЛОВ

Изобретение относится к области контрольно-измерительной техники. Устройство может быть использовано при контроле уровней и задержек распространения логических сигналов в функциональных узлах дискретной техники.

Известные устройства для контроля амплитудно-временных параметров логических сигналов, содержащие последовательно соединенные формирователь входных сигналов, испытуемый функциональный узел, схему сравнения, узел памяти и анализа и регистратор, а также блок считывания, соединенный с управляемой линией задержки и формирователем входных сигналов, источник опорных напряжений и блок управления, имеют недостаточную точность контроля уровней.

В целях устранения указанного недостатка в предлагаемое устройство введены генератор стробирующих сигналов и блок установки опорных напряжений. Причем запускающий и управляющий входы генератора стробируюших сигналов подключены соответственно к управляемой линии задержки и блоку управления, а выход — к стробируемому входу блока сравнения. Входы блока установки опорных напряжений соединены соответственно с источником опорных напряжений и с блоком управления, и выход нодключен к опорному входу блока сравнения.

На фиг. 1 изображена функциональная блок-схема предлагаемого устройства; на фиг. 2 показаны временные диаграммы при контроле логических сигналов, переключаю5 щихся из «0» в «1»; па фиг. 3 — временные диаграммы при контроле логических сигналов, переключающихся из «1» в «0»; на фиг. 4 — временные диаграммы при контроле логических сигналов, имеющих уровень «0» и

10 уровень «1».

Устройство содержит испытуемый функциональный узел 1, формирователь 2 входных сигналов, блок 3 управления, блок 4 считывания, линию 5 задержки, генератор 6 стробиру15 ющих сигналов, блок 7 сравнения, схему 8 памяти, анализа и регистрации, блок 9 установки опорных напряжений и источник 10 опорных напряжений.

Входной сигнал с выхода формирователя 2 подается на вход испытуемого функционального узла после того, как на формирователь с выхода блока 4 поступает сигнал считывания.

Этот же сигнал считывания с выхода блока 4 поступает на вход линии 5 задержки. Исследуемый логический сигнал с выхода функционального узла подается на сигнальный вход блока 7 сравнения, на опорном входе которого устанавливают заранее необходимый уровень о 1

30 опорного напряжения (U» или Uon) и его ве.

411399 личину. Выход линии задержки соединен с одним из входов генератора 6 стробирующего сигнала, на который поступает задержанный сигнал. С выхода генератора 6 запрещающий или разрешающий стробирующие сигналы подаются на стробируемый вход блока 7 сравнения после поступления па управляющий вход генератора 6 сигнала управления из блока 3. Выход блока сравнения соединен с входом схемы 8, в которой регистрируют информацию о годности или негодности исследуемого логического сигнала по уровню (амплитудная селекция) и задержке распространения в функциональном узле (временная селекция) .

Управление работой устройства осуществляют с помощью блока 3, с которого в необходимой последовательности ручным способом или автоматически подают сигналы на входы линии задержки, блока считывания и генератора стробирующего сигнала. В зависимости от ожидаемого сигнала на выходе функционального узла 1 устанавливают соответствуюо щий уровень опорного напряжения (U,„èëè

U„) и подают запрещающий стробирующий сигнал, если исследуемый логический сигнал переключается из «О» в «1» (см. фиг. 2, а и б), и разрешающий стробирующий сигнал, если логический сигнал переключается из «1» в «О» (см. фиг. 3, а и б) или же имеет уровень

«0» или «1» (см. фиг. 4, а и б). На диаграм мах а и б на фиг. 2 исследуемый логический сигнал переключается из «0» в «1» и имеет задержку распространения в функциональном узле 1 t,р, а запрещающий стробирующий сигнал подается (также как и исследуемый логический сигнал и уровень опорного напряжения U<Ä) в блок 7 сравнения с устаповлеп1 ной задержкой Т3» При tç р (Täàä (см. фиг. 2, а) исследуемый логический сигнал считают годным по времени, а если его устапо1 вившийся уровень Ucvru превышает опориын уровень Up (U@ypp ) Upg ), то и годным по

1 1 амплитуде. При U„„„(К„логическии сигнал не годен по амплитуде (пунктирные линии на фиг. 2, а). При 4р)Т3» (см. фиг. 2, б) исследуемый логический сигнал не годен по време= ни. При контроле логического сигнала, переключающегося из «1» и «О» с задержкой распространения t,ð разрешающий стробирующий сигнал подают с установленной задержкой Тзяд При t3p(T>p (см. фиг. З,а) исследуемый сигнал считают годным по времени и о о амплитуде, если U,„,„(U<, и не годным по

5 о о амплитуде, если Ucvrn ),Uoï. При 1,р)Т,„„ исследуемый логический сигнал не годен по времени. При контроле логических смналов, имеющих постоянные уровни «0» или «1», на стробируемый вход блока сравяения подается разрешающий стробирующий сигнал, временное положение которого принципиально не играет роли (см. фиг. 4, а и б) .

Когда испытуемый узел 1 подвергается функциональной проверке без контроля задержки распространения выходных переключающихся логических сигналов, запрещающий или разрешающий стробирующий сигнал подается на стробируемый вход блока сравнения

20 с задержкой много большей, чем задержка распространения проверяемого логического сигнала (Т,»»4р). Таким же образом реализуется и многоканальный амплитудно-временной контроль логических сигналов, если число выходов импытуемого функционального узла больше одного.

Предмет изобретения

Устрой тво для контроля амплитудно-вреЗО менных параметров логических сигналов, содержащее последовательно соединенные формирователь входных сигналов, испьпуемый функциональный узел, схему сравнения, узел памяти и анализа и регистратор, а также блок

35 считывания, соединенный с управляемой линиейй задержки и формирователем входпы. сигналов, источник опорных напряжений и блок управления, о т л и ч а ю щ е е с я тем, что, с целью повышения точности контроля уров40 ней, в него введены генератор стробирующих сигналов и блок установки опорных напряжений, причем запускающий и управляюгций входы генератора стробирующих сигналов подключены соответственно к управляемой ли45 нии задержки и блоку управления, а выход —— к стробируемому входу блока сравнения, входы блока установки опорных напряжений соединены соответственно с источником опорных напряжений и с блоком управления, а выход

50 подключен к опорному входу блока cpat3ttett»tt, сиг»

Выход д

Вход

Vcuz»

V on

Cmpob: сиг»ал

Выход

Фиг.3

Вход

Усик» иах

СтроЕ сиг»л»

Выход д

Вход ис

Uon

Составитель А. Туляков

Редактор Т. Юрчнкова Техред Л. Богданова

Корректор Т. Добровольская

СтроЕ сиг»ил

Заказ 1116/17 Изд. № 1180 Тираж 678

Подписное

ЦИИИПИ Государственного комитета Совета

Министров СССР по делам изобретений и открытий

Москва, Я-35, Раушская наб., д. 4/5

Выход

Типография, и р. Сапунова, 2