Устройство для контроля ферритовых матриц запоминающих устройств

 

0 П И С А H И Е и)) 435566

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 22.08.72 (21) 1822269/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 05.07.74. Бюллетень № 25

Дата опубликования описания 14.11.74 (51) М. Кл. G 11с 29/00

Государот":"=-нный комитет

Соовта Миниотроа СССР оо делам изооретвний и открытий (53) УДК 681.327.17 (088.8) (72) Автор изобретения

Ф. И. Пашковский (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ФЕРРИТОВЫХ МАТРИЦ

ЗАПОМИНАЮЩИХ УСТРОЙСТВ

Изобретение относится к области запоминающих устройств (ЗУ) .

Известно устройство для контроля ферритовых матриц запом инаюпоих устройств, содержащие блок управления, регистр адреса, управляющий дешифратором адреса, коммутирующим импульсы тока, вырабатываемые блоком генераторов тока с дискретно управляемой амплитудой, блоки считывания и контроля. Для упра вления амплитудой тока взвестное устройство имеет несколько блоков коммутаторов. Число блоков:равно числу изменяемых координатных токов (например, в ЗУ системы 2,5Д это число равно двум), Каждый коммутатор блока управляет определенной амплитудой тока. Оператор может вручную установить любую амплитуду тока в определенных пределах с установленной дискретностью. При проверке матриц оператор устанавливает заданную амплитуду одного координатного тока и, устанавливая заданные значен ия (минимальное и максимальное) амплитуды другого координатного тока, определяет соответствие области хранения информации матрицы заданной, а потом, аналогично установив заданную амплитуду второго координатного тока, изменяет амплитуду первого координатного тока. Так им образом, при проверке матрицы оператор вынужден вручную менять положение коммутаторов, устанавливая по существу несколько заданных ам пл итуд токов.

Это существенно снижает скорость работы устройс DBB.

5 Описываемое устройство отличается от известного тем, что оно содержит дополнительные дешифраторы и дополнительные коммутаторы по числу блоков коммутаторов, схему блокировки и счетчик. Вход и один из выхо10 дов последнего подключены к блоку управления, другие выходы — к первым входам соответствующих дополнительных дешифраторов, вторые входы которых подсоединены к выходам дополнительных коммутаторов, тре15 тьи — к блоку у правления, а выходы — ко входам соответствующих блоков коммутаторов. Вход схемы блокировки соединен со входом счетчика и с одним из выходов блока управления, а выход в с одним из входов блока

20 управления.

Это позволяет устанавливать необходимые амплитуды токов как вручную, так и автоматически, что существенно повышает быстродействие устройства.

25 Схема устройства изображена на чертеже.

Устройство содержит блок управления 1, регистр адреса 2, дешифратор адреса 3, блок генераторов импульсов тока 4, блок контроля

5, вход 6 которого подключен к блоку считы30 вания 7, блоки коммутаторов 8 и 9, состоя435566

25 зо

3 щие соответственно из групп коммутаторов

10 — 13. Выходы 14 и 15 блоков 8 и 9 подключены ко входу 16 блока генераторов тока 4.

Выходы дешифратора адреса 3 и входы блока считывания 7 подсоединены к выходным

17 и входным 18 шинам устройства соответственно, к которым подключается проверяемая матрица 19. Устройство также содержит схему блокировки 20, вход которой подсоединен ко входу счетчика 21 и блоку управления 1, а выход — к одному из входов блока управления 1, к другому входу которого,подсоединен один из выходов счетчика. Другие выходы счетчика подсоединены к первым входам соответствующих дополнительных дешяфраторов 22 и 23, вторые входы которых подключены к выходам дополнительных коммутаторов

24 и 25.

Блоки коммутаторов 8, 9 предназначены для управления амплитудой импульсов тока блока 4. Каждый блок 8 и 9 содержит группы коммутаторов, управляющие амплитудой тока одной координаты матрицы (на чертеже показаны блоки коммутаторов только для двух координат матрицы). !!ри ручном режиме контроля матриц устройство работает следующим образом.

Блок управления 1 по выходу, соединенному с третьими входами дополнительных дешифраторов 22, 23, выдает сигнал. По этому сигналу в зависимости от установленных заранее состояний коммутаторов 24, 25 разрешающий потенциал подается на группу коммутаторов 10 или 11 и 12 или 13, В зависимости от установленного заранее состояния коммутаторов блоков 8 и 9 разрешающий потенциал передается на электромагнитные устройства (реле) блока 4 (на чертеже не показано) и устанавливает набранную амплитуду тока. При изменении состояний коммутаторов

24, 25 разрешающий потенциал подается на другую группу коммутаторов и производит соответствующее переключение реле блока 4.

Кроме того, на выходе блока управления 1, соединенного со схемой блокировки 20 и счетчиком 21, сигнал отсутствует, и они находятся в исходном состоянии.

При автоматическом режиме работы устройство работает следующим образом. ,При переводе устройства в этот режым работы блок управления 1 останавливает работу регистра адреса 2, устанавливает его в нулевое состояние и по выходу, соединенному с третьими входами дешифраторов 22, 23, устанавливает их в состояние, при котором выходы дешифраторов 22, 23 соединяются с их первыми входами. При этом, поскольку триггеры счетчика 21 находятся в исходном состоянии, должны переключиться группы коммутаторов 10 — 13, определяющие исходные амплитуды токов Предположим, что при этом подключились группы коммутаторов 10 и 12.

При запуске автоматического режима блок управления 1 разреш ает работу регистра адреса 2.

После полного цикла проверки ферритовой матрицы при исходном амплитуде импульсов тока бло к управления 1 выдает сигнал схеме блокировии 20 и счетчику 21. При этом запускается схема бл окировки 20, которая по своему выходу, соединенному с блоком управления 1, блокирует работу этого блока на время, необходимое для изменения состояния триггерного счетчика 21 и переключения реле блока 4. Кроме того, сигнал с блока управления 1 изменяет состояние счетчкка 21. Это приводит к изменению сигналов на первых входах дешифраторов 22, 23 и переключению разрешающих потенциалов на их выходах.

Предположим, что изменился потенциал на выходе дешифратора 22 и подключились коммутаторы группы 11, что привело к переключению реле блока 4. По окончании блокирующего сигнала схемы 20 автоматически запускается блок и соответственно регистр адреса 2.

После второго полного цикла проверки ферритовой матрицы блок управления снова выдает сигнал на запуск схемы 20 и счетчика 21.

Пр и подключении групп коммутаторов 10 и 13 устройство работает аналогично, но подключаются разные группы коммутаторов до тех пор, пока счетчик 21 не вернется в исходное состояние. При этом по выходу счетчика 21, соединенному с блоком 1, выдается сигнал, который устанавливает блок 1 и регистр адреса 2 в исходное состояние, в котором они остаются до следующего запуска или до измене ния режима работы.

Предмет изобретения

Устройство для контроля ферритовых матриц запоминающих устройств, содержащее регистр адреса, под ключенный к одному входу дешифратора адреса, другой вход которого подсоединен к выходу блока генераторов то.ка, а выходы — к выходным шинам устройства, блоки коммутаторов, выходы которых соединены с входом блока генераторов тока, блок контроля, подсоединенный к выходу блока считывания, входы которого подключены к входным шинам устройства, и блок управления, отличающееся тем, что, с целью увеличения быстродействия устройства, оно содержит дополнительные дешифраторы и дополнительные коммутаторы по числу блоков коммутаторов, схему блокировки и счетчик, вход и один из выходов которого подключены к блоку управления, другие выходы — к перовым входам соответствующих дополнительных дешифраторов, вторые входы которых подсоединены к выходам дополнительных коммутаторов, третьи — к блоку управления, а выходы — ко входам соответствующих блоков коммутаторов; вход схемы блокировки соединен со входом счетчика и с одним из выходов блока управления, а выход — с одним из входов блока управления

435566

Составитель В, Рудаков

Техред О. Веш кина

Редактор Л. Утехина

Корректор Н. Аук

Типография, пр. Сапунова, 2

Заказ 3101/18 Изд. Мз 992 Тираж 591 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, )К-35, Раушская наб., д. 4/5

Устройство для контроля ферритовых матриц запоминающих устройств Устройство для контроля ферритовых матриц запоминающих устройств Устройство для контроля ферритовых матриц запоминающих устройств 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх