Запоминающее устройство

 

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 17.06.68 (21) 1252489/18-24 (51) М К с присоединением заявки №вЂ”

G 11 С 11/22

Гасударственный кемитет (23) Приоритет—

СССР пе делам изееретений и етврмтий

Опубликовано 30.06.81. Бюллетень № 24

Дата опубликования описания 07.07.81

УДК 681.327..2 (088.8) (72) Авторы изобретения и Н. В. Плахотный

ЕСТЕС "" "

",.-" ФТ1 j

1

Киевский ордена Ленина политехнический институт (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам.

Известны запоминающие устройства, содержащие числовые и разрядные шины, в перекрестиях которых установлены запоминающие элементы, выполненные, например, в виде сегнетоэлектрических пьезотрансформаторов, и блоки адресных ключей.

Для данных устройств характерйа большая сложность, низкие надежность работы и экономичность. 10

Цель изобретения — упрощение устройства, повышение надежности его работы, экономичности и быстродействия.

Поставленная цель достигается тем, что устройство содержит формирователь стира-. ния, а запоминающие элементы выполнены 1% в виде широкополосных сегнетоэлектрических пьезотрансформаторов, числовые электроды которых подключены к разрядным ши-. нам через диоды, а экранирующие электроды объединены по адресам в общие шины и через блок адресных ключей подключены к общей шине адресных ключей, в которую включен формирователь стирания, при этом управляющие входы блока адресных ключей

А Н И Е „>842961 соединены с соответствующими числовыми шинами.

На фиг. 1 показана блок-схема накопителя информации; на фиг. 2 — многослойный широкополосный запоминающий пьезотрансформатор, общий вид и схематическое изображение; на фиг. 3 — принципиальная схема блока запоминающих трансформаторов накопителя; на фиг. 4 — эквивалентные схемы нагрузки и питания запоминающих трансформаторов накопителя в режиме считывания записи.

Накопитель информации (фиг. 1) состоит из блока 1 запоминающих трансформаторов, блока 2 адресных ключей, дешифратора 3 адреса, формирователя 4 стирания, блоков 5 разрядных усилителей и 6 разрядных формирователей«1» — регистра 7 адреса и регистра 8 числа. Ходы чисел принимаются и выдаются по шинам 9 адреса и 10 числа.

Блок запоминающих трансформаторов накопителя (фиг. 3) набран из многослойных широкополосных запоминающих пьезотрансформаторов, у которых электроды 11 являются числовыми (выходы трансформатора), электроды 12 экранирующими, а электроды

13 — электродами возбуждения (вход). Блок

84296

20

40

55

1 запоминающих трансформаторов выпол-, нен в виде числовых шин 14, разрядных шин

15 и диодов 16 и 1?.

Устройство работает следующим образом.

Импульс напряжения, по форме близкий к прямоугольному, приложенный между электродами 12 и 13 широкополосного запоминающего пьезотрансформатора, вызывает упругую деформацию сегнетоматериала пластинчатых секций, сохраняющуюся в течение всего времени его действия. В результате пьезоэффекта механическая деформация преобразуется в импульсное изменение разности потенциалов между электродами 11 и 12.

Знак получаемого на выходе импульса напряжения зависит от направления поляризации сегнетоматериала под электродами 11 (фиг. 2в) и задается полярностью импульса записи, прикладываемого между электродами 11 и 12.

В режиме считывания код адреса по шине 9 принимается на регистр 7 адреса, соединенный с дешифратором 3. В соответствии с кодом адреса на одном из выходов дешифратора 3 возникает импульс напряжения, поступающий на электроды 13 возбуждения широкополосных запоминающих пьезотрансформаторов и на открывание соответствующего адресного ключа 2. Адресный ключ через внутреннее сопротивление формирователя 4 стирания гальванически заземляет экранирующие электроды выбранных трансформаторов, а импульсы, возникающие на электродах 11 возбужденных запоминающих пьезотрансформаторов, через диоды 16 и 17 (фиг. 3) блоков запоминающих трансформаторов 1 и разрядных усилителей 5 поступают на регистр 8 числа. Причем на установку триггеров регистра 8 числа ве!» поступают лишь импульсы, полярность которых совпадает с направлением включения вентилей (диодов 16 и 17, фиг. 3) т.е. импульсы 1.

Импульсы «О» (противоположной полярности) значительно ослабляются диодами и триггерами регистра 8 не воспринимаются.

Кроме того, импульсы «1», распространяющиеся по разрядной шине, удерживают вентили (диоды 16, фиг. 3) невыбранных трансформаторов в запертом состоянии, исключая паразитную перегрузку возбужденного (выбранного) запоминающего пьезотрансформатора параллельно включенными выхоДами остальных трансформаторов. При этом в соответствии с эквивалентной. схемой (фиг. 4а) сопротивление нагрузки запоминающего трансформатора-генератора импульсов «1» в одном разряде составляет экв R (R3+R) и + R

1э „-входное сопротивление разряд ного усилителя;

Ндий„-соответственно сопротивления запертого диода 16 и закрытого ключа 2.

4

Принцип разделения выходов запоминающих трансформаторов вентилями (диодами) позволяет строить быстродействующие накопители объемом 10З вЂ” 10 бит информации.

В режиме очистки (стирание информации записью «О» по всем адресам одновременно) формирователь 4 стирания, подключенный к общей шйне 18 адресных ключей, генерирует импульс напряжения. Длительность импульса выбрана такой, чтобы напряжение между электродами 11 и 12 достигало начального напряжения формирователя 4. При этом величина обратного сопротивления Ra и R соответственно диодов 16 и закрытых адресных ключей 2 существенного влияния на процесс переполяризации сегнетоматериала не оказывают. По окончании импульса очистки (независимо от прежнего) во всех запоминающих трансформаторах записан нулевой код.

В режиме записи кода адресная часть накопителя, включающая регистр адреса 7, дешифратор 8- и блок 2 адресных ключей работают так же, как и в режиме считывания.

В соответствии с кодом на регистре 8 числа возбуждаются однополярные разрядные формирователи «1», генерирующие одиночные короткие (10 с) импульсы записи. Амплитуда импульсного напряжения записи «1» между электродами 11 и 12 выбранного трансформатора (фиг. 46) выражается формулой Уз =Op — 1„(1д+1;,) где 1,э и 1„-соответственно сопротивления открытых диодов адресного ключа; ?ф -импульсное напряжение разрядного формирователя; пе- импульс тока при переключении (переполяризации) одного трансформатора.

Напряжение на выбранных трансформаторах в соответствии с эквивалентной схемой (фиг. 4б) определяется, как

t пом =1 ф лер(3+ RQ где 1 -сопротивление закрытого ключа 2.

При Rê>гквсегда U„, (U>

Разделяющие вентйли (диоды) исключают ложную запись «О» под действием импульса записи «1» в ранее записанный код по другому адресу через конструкторскую емкость выхода запоминающего трансформатора, подключенного к тому же адресному ключу (фиг. 4б). Амплитуда ложного сигнала составляет

II пом 4 ф 1-пер(д Вд+Хтр) где 1 д -сопротивление запертого диода;

3(-эквивалентное емкостное сопротивление промежутка между электродами 11 и 12 для имйульса записи «1».

Кроме того, разделяющие вентили способствуют повышению надежности и быстродействия записи, увеличения постоянную времени разряда конструктивной емкости выхода запоминающего трансформатора. Это

84296 позволяет использовать короткие импульсы записи. с

Формула изобретения

Запоминающее устройство, содер>иащее числовые и разрядные шины, в перекрестиях которых установлены запоминающие элементы, выполненные, например, в виде сегнегоэлектрических пьезотрансформаторов и блока адресных ключей, отличающееся тем, что, с целью упрощения устройства, повышения 10 надежности работы, экономичности и быст1

6 родействия, оно содержит формирователь стирания, а запоминающие элементы выполнены в виде широкополосных сегнетоэлектрических пьезотрансформаторов, числовые электроды которых подключены к разрядным шинам через диоды, а экранирующие электроды объединены по адресам в общие шины и через блок адресных ключей подключены к общей шине адресных ключей, в которую включен формирователь стирания, при этом управляющие входы блока адресных ключей соединены с соответствующими числовыми шинами.

842961

i i/-л

7р /Ы-г

Я(««

Составитель В. Щеглов

Редактор М. Янович Техред А. Бойкас Корректор С. Щомак

Заказ 5119/68 Тираж 645 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент>, г. Ужгород, ул. Проектная, 4