Запоминающее устройство

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

Х АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсиин

Социалистичесиик

Республни

«373275 (61) Дополнительное к авт. свил-ву (22) Заявлено 03 03. 80 (21) 2884101/18-24 с присоединением заявки РЙ (51)M. Кл.

Q l l С 7/00

3ЪеулерстеенныХ комитет

СССР йе лелем изобретений н вткрытнХ (23) Приоритет

Опубликовано 15.10 ° 81 ° Бюллетень Р6 38

Дата опубликования описания (53) ДК681. 327. .66 (088 8) В. И. Косов, И. И. Косов, В. Г. Губа и А . И. Савельев... (72) Авторы изобретения (71) Заявитель

Московский ордена Трудового Красного Знамени текстильный институт им. А. H. Косыгина (54) ЗАПОМИНА10ЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах (ЦВМ) и устройствах автоматики.

Известно запоминающее устройство (ЗУ),содержащее накопитель, регистр адреса, дешифратор, координатные ключи Х и У, выходные усилители слабых сигналов со стробированием от общего формирователя строба(1).

Данное ЗУ менее помехоустойчиво и надежно, чем другие подобные ЗУ из-за наличия помех в фазе с полезным сигналом и усложнения схем накопителя и выходных усилителей. Для различения выходных сигналов "0" и "1" приходится применять амплитудные и временные селекторы,. пороговые схемы и специальные схемы стробирования, однако это приводит к усложнению схем устройства, особенно работающих в широком диапазоне механических и климатических воздействий., Наиболее близким техническим решением к предлагаемому является запоминающее устройство, содержащее регистр адреса, один из входов которого подключен к кодовой шине Установка . Он, другие входы — к кодовым шинам адреса, а выходы подключены соответственно к входам дешифратора и формирователя адресных токов, соответствующий вход формирователя адресных токов подключен к одной из кодовых шин, а выходы соединены с вхо дами накопителят усилители считывания, одни входы которого соединены с входами формирователя строба и блок управления f2).

Однако в данном устройстве из-за наличия паразитных индуктивностей и емкостей, а также помех питания входной сигнал "О" представляет собой не отсутствие импульса, а ими « пульс в фазе с полезным сигналом 1 что может привести к ложному срабатыванию — фиксации сигнала "!" вместо

3 87 сигнала "0" . Аналогичная ситуа " ция может возникнуть как в ОЗУ так и ПЗУ трансформаторного типа с прямой прошивкой (когда при записи I I 11

0 провод обходит ферритовый сердечник), в которых наиболее существенны помехи из-за наличия паразитHblx емкостей и индуктивностей между прошивающими проводами. Наличие этих, помех значительно ухудшает помехоустойчивость трансформаторных

ПЗУ, а следовательно и их надежность.

Цель изобретения — повышение

I надежности устройства за,счет подавления помех и фазового различия выходных сигналов "0" и "I".

Поставленная цель достигается тем, что в запоминающее устройство введены дополнительный формирователь адресных токов, дополнительный накопитель блок задержки, триггер запуска, блок элементов И, элемент

ИЛИ, элементы И, причем входы первого элемента И подключены к соответствующим кодовым шинам, выход первого элемента И соединен с входом триггера запуска, первый и второй выходы которого подключены соответственно к первым входам второго и третьего элементов И, вторые входы которых соединены с одними выходами блока задержки, другие выходы которого соединены с первыми входами блока элементов И, вторые входы которого подключены к одному из выходов дешифратора, другой выход дешифратора и выход второго элемента И подключены к соответствующим входам дополнительного формирователя адресных токов, выход которого соединен с одним из входов доподнительного накопителя, выходы третьего элемента И и блока

".." ментов И соединены с входами элемента ИЛИ, выход которого подключен к входу формирователя строба, выходи основного накопителя соединены с другими входами дополнительного накопителя, выходы которого подключены к другим входам усилителя считывания, выходы блока управления подключены к . соответствующему входу дополнительного формирователя адресФ ных токов, На чертеже представлена структурная схема запоминающего устройства.

Запоминающее устройство содержит регистр адреса I, формирователь

2 адресных токов, .накопитель 3, усилитель считывания 4, формирователь

3275 4

5 строба, дополнительные накопитель б и формирователь 7 адресных токов, t0

55 блок 8 управления, дешифратор 9, триггер 10 запуска, блок 1! задержки, блок 12 элементов И, элементы 13-15 И, элемент 16 ИЛИ.

Работа данного запоминающего устройства существенно отличается от известных при считывании информации из накопителя, так как в данном устройстве производится опрос не только числовой линейки по выбранному адресу в накопителе 3 с помощью регистра 1 и формирователя 2, но н . дополнительным накопителем 6 с помощью дополнительного формирователя 7 и дешифратора 9. Полученные выходные сигналы суммируются на выходных разрядных шинах, и на входы усилителя 4 считывания поступают. сигналы

"P и "1", различающиеся по фазе.

Это значительно упрощает селекцию выходных сигналов, повышает помехоустойчивость усилителя 4 и надежность запоминающего устройства.

В режиме считывания из других устройств ЦВМ на кодовые шины поступают сигналы кода адреса, "Запуск", "Установка0,", "Включение дополнительного накопителя". Сигнал "Установка О подготавливает к работе триггеры регистра 1 и устанавливает в исходное состояние триггер 10 запуска дополнительного накопителя 6.

Сигналы кода адреса через регистр адреса поступают на дешифратор и формирователь 2 адресных токов, и по сигналу "Запуск" в выбранной числовой линейке накопителя 3 протекает ток опроса, формируя в выходных шинах накопителя сигналы "О" и "1". Эти сигналы из-за помех могут значительно.отличаться друг от друга, что затрудняет их надежное различение.

В случае поступления из кодовой шины сигнала "Включение дополнительного накопителя" сигнал "Запуск" также. через первый элемент 13 И вызывает срабатывание триггера 10 запуска дополнительного накопителя 6 и поступает на блок ll задержки 11.

Через блок ll и элемент 14 И по сиг-. налу разрешения с триггера 10 задержанный сигнал "Запуск" запускает дополнительный формирователь 7 с задержкой по времени,, определяемой дешифратором 9. Амплитуда и фронт тока опроса дополнительного накопителя б, поступающего с формировате;

5 8732 ля 7, регулируется с помощью блока 8 управления (по амплитуде тока и фронту импульса тока определяется амплитуда дополнительных выходных сигналов в разрядных шинах ).Фаза тока в накопителе 6 от формирователя 7 выбирается таким образом, чтобы выходные сигналы от накопителя 6 в разрядных

:шинах были противоположны сигналу "1". ,; В накопитель 6 записывается одинако- !о вая информация во всех разрядах (например, все "!") . В результате опроса числовой линейки в накопителе 3 и дополнительной числовой линейки в накопителе 6 в разрядных шинах формируется по два сигнала, которые алгебраически суммируются. При этом выходные сигналы "1" числовой линейки накопителя 3 несколько уменьшаются по амплитуде, а выходные сигналы "О" становятся противоположными по фазе. Место и амплитуд.у. дополнительных

I выходных сигналов определяется дешифратором 9 и блоком 8 управления.

Запуск формирователя 5 строба автоматически определяется по месту дополнительного сигнала с дешифратора 9 и сигналу с блока 11 задержки через элементы 12 И и элемент 16 ИЛИ. Та кой запуск формирователя строба необходим из-за возникающего сдвига выходных сигналов "0" и "1" при их суммировании с сигналами дополнительной числовой линейки накопителя

6, при отсутствии сигнала "Включение дополнительного накопителя цепь

It

35 опроса дополнительного накопителя не работает, и формирователь строба запускается обычным путем через элЕмент 15 И и по сигналу разрешения

40 с триггера 10, находящемуся в этом случае в нулевом состоянии. Таким образом, подбирая необходимую амплиту;, ду и длительность тока опроса числовой линейки в дополнительном накопителе 6, можно обеспечить заданные.

I 45 параметры выходных . сигналов ".1" и "0" на входе усилителя считывания.

Использование данного ЗУ позволяет подавлять возникающие помехи и получать фазовое различие сигналов "0" л н и 1, следовательно значительно уп рощаются схемы усилителей считывания

1 расширяются пределы работоспособ55 ности устройства при климатических и механических воздействиях и изменениях питающих напряжений.

75 б

Формула изобретения

Запоминающее устройство, содержащее регистр адреса, один из входов которого подключен к кодовой шине

"Установка 0", другие входы - к кодовым шинам адреса, а выходы подключены соответственно к входам дешифра- . тора и формирователя адресных токов,соответствующий вход .формирователя адресных токов подключен к одной из кодовых шин, а выходы соединены с входами накопителя, усилитель считывания, одни входы которого соединены с входами формирователя строба и блок управления, о т л и ч а ю щ е ес я тем, что, с целью повышения на;, дежности запоминающего устройства, в него введены дополнительный накопитель, дополнительный формирователь адресных токов, блок эарержки, триг"

rep запуска, блок элементов И, эле" мент ИЛИ, элементы. И, причем входы первого элемента И подключены к соответствующим кодовым шинам, выход первого элементя И соединен с входом триггера запуска, первый и втооой вы.. ходы которого подключены соответственно к первым входам второго и" тоетье" го элементов И, вторые входы которых соединены с одними выхолами блока задержки, дрчгие выходы которого соединены с первыми входами элементов И, втооые входы котооого полключены к одгому из выходов дешифратооа, другой выход дешифоатора и выход втооого элемента И подключены к соответствующим входам дополнительного Формирователя адресных токов выход кото1 рого соединен с одним из входов дополнительного накопителя, выходы третьего элемента И и блока элементов

И соединены с входами элемента ИЛИ, выход котооого подключен к входч фоомирователя строба.выходы основного на" копителя соединены с другими входами дополнительного накопителя, выхо- ды которого подключены к другим вхо;., дам усилителя считывания, выходы блока управления подключены к соответствующему входу дополнительного формирог; вателя адресных токов.

Источники информации, принятые во внимание при экспертизе

1. Брик Е. А. Техника постоянных запоминающих устройств. М., "Советс» кое радио", 19?5, с. II

2. Шигин А. Г., Дерюгин А. А. Цифровые вычислительные машины. M. "Энергия",, 1975, с. 74 (прототип).

Составитель Л. Амусьева

Редактор К. Волощук Техред C.Èèãóíoâà Корректор А Дзятко

Заказ 9055/77 Тираж 648 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретенйй и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4