Устройство передачи информации

 

Союз Советсккн

Социаписткческкн

Респубпик

ОП ИСАНИЕ < 919137

ИЗОБРЕТЕНИЯ

К БИТОВСКОМ СВИДИтЕЛЬСтВ (6l) Дополнительное к авт. свид-ву(22)Заявлено 22.02.80 (21) 2889822/18-09 с присоединением заявки М (23) Приоритет{5l)M. Кл.

Н 04 L 25/00

// Н 04 L 1/00

Н 04 L 7/08

3Ъеударстеенный квинтет

СССР но йенни изебретеннй н аткрытнй

Опубликовано 07.04 82. Бюллетень № 13

Дата опубликования описания 07 ° 04 . 82

{53) УДК 621.394..14(088.8) (72) Авторы изобретения

Г.А. Заварухин, В.B. Андрианов и P (71) Заявитель (4) УСТРОЙСТВО ПЕРЕДАЧИ ИНФОРМАЦИИ

Изобретение относится к устройствам обмена данными и может быть использовано в системах связи и в вычислительной технике.

Известно устройство передачи инфор. маци, содержащее центральный накопитель, блок управления, последовательно соединенные регистр сдвига центрального накопителя, первый шифратор, первый дешифратор и регистр

10 сдвига буферного накопителя, к вхо" ду младшего разряда которого подклю" чен дополнительнь1й выход первого де" шифратора, буферный накопитель, вхо15 ды и выходы которого подключены к соответствующим входам и выходам регистра сдвига буферного накопителя, выход старшего разряда которого через последовательно соединенные вто"

20 рой шифратор и второй дешифратор подключен ко входу младшего разряда регистра сдвига центрального накопи теля, ко входу синхронизации которо го подключен дополнительный выход второго дешифратора )1$ .

Известное устройство обеспечивает передачу информации в последовательном коде в двух направлениях, но при использовании центрального накопителя с входом и выходом в пос" ледовательном коде оно не обеспечивает синхронной передачи данных одновременно с записью в накопитель или считыванием из него без организации пауз между словами информации для ввода их в переферийное устройство, т,е. без снижения плотности записи, Использование между известным устройством и центральным накопителем с последовательными входом и выходом буферной памяти и дополнительных, преобразоватегей кода также не устраняет недостатков устройства, так как снижает скорость передачи информации и увеличивает объем используемого оборудования, 3 91913

Цель изобретения - повышение скорости передачи, Для достижения поставленной цели в устройство передачи информации, содержащее центральный накопитель, блок управления, последовательно соединенные регистр сдвига центрального накопителя, первый шифратор, первый дешифратор и регистр сдвига буферного накопителя, к входу младшего раз- 10 ряда которого подключен дополнительный выход первого дешифратора, буферный накопитель, входы и выходы кото1рого подключены к соответствующим входам и выход регистра сдвига буферного накопителя, выход старшего разряда которого через последовательно соединенные второй шифратор и второй дешифратор подключен ко входу младшего разряда регистра сдвига 20 центрального накопителя, ко входу синхронизации которого подключен дополнительный выход второго дешифрато" ра, введены третий шифратор, дополнительный регистр сдвига, а также пос-д ледовательно соединенные элемент ИЛИ, третий дешифратор, умножитель частоты и элемент И, выход которого подсоединен к дополнительным входам первого и второго шифраторов соответственно, при этом ко второму входу элемента И подключен первый выход блока управления, второй выход которого подсоединен к первым входам третьего шифратора и элемента ИЛИ соотвстственно, ко второму входу которого через центральный накопитель подсоединен выход третьего шифратора, дополнительный вход которого подключен ко входу старшего разряда регистра сдвига центрального накопителя, входы и выходы которого подключены, ко входам и выходам дополнительного регистра сдвига соответственно, ко входу младшего разряда которого подключен дополнительный выход третьего дешифратора, при этом вход блока уп" равления подключен к выходу третьего дешифратора и входу синхронизации дополнительного регистра сдвига.

На чертеже представлена структурноэлектрическая схема устройства, Устройство содержит буферный накопитель 1, регистр 2 сдвига буфер" ного накопителя, второй шифратор второй дешифратор 4, элемент ИЛИ регистр б сдвига центрального накопителя, первый шифратор 7, первый де7 ф шифратор 8, центральный накопитель 9, дополнительный регистр 10 сдвига, третий дешифратор 11, третий шифратор 12, элемент И 13, умножитель 14 частоты и блок 15 управления.

Устройство работает следующим образом.

При передаче информации из центрального накопителя 9 в буферный накопитель 1, считанные с центрального накопителя 9 импульсы информации, расположенные между тактовыми импульсами, через элемент ИЛИ 5 поступают в третий дешифратор 11. С выхода третьего дешифратора 11 информация поступает на вход младшего разряда дополнительного регистра 10 сдвига1 а тактовые импульсы поступают на вход синхронизации дополнительного регистра 10 сдвига для сдвига его содержимого в сторону старшего разряда, на вход блока 15 управления - для подсчета количества считанных бит информации, и на умножитель 14 частоты для формирования его выхода последовательности сянхроимпульсов с частотой F- V., где F - частота тактовых импульсов, вырабатываемых в блоке 15 управления и записываемых в центральный накопитель 9 вместе с каждым битом информации при передаче ее от буферного накопителя 1 (та ктовые импульсы такой же частоты соответственно считывают с центрального накопителя 9 с каждым битом информации при ее передаче в буферный накопитель 1); 1(- постоянный множитель, больший единицы. До появления сигнала разрешения передачи информации на втором выходе блока 15 управления синхроимпульсы не поступают на входы шифратора 3 и 7 и передача информации не происходит, Подсчет количества бит информации, соответствующих одному информационному слову (а значит и количеству разрядов в каждом из сдвигающих регистров), осуществляется в блоке 15 управления путем подсчета количества тактовых импульсов, сопровождающих каждый бит последовательной информации, !

После накопления в дополнительном регистре 1 сдвига и-разрядного информационного слова по команде блока 15 управления осуществляется его перадача регистру 6 сдвига центрального накопителя-. Одновременно появляется сигнал разрешения передачи на втором

9191

5 выходе блока 15 управления, Синхроимпульсы, поступая с выхода умножителя 14 частоты через шифратор 3 и дешифратор 4 на вход синхронизации регистра сдвига 6 центрального накопителя, вызывают последовательный сдвигего содержимого в сторону старшего разряда. Те же синхроимпульсы, поступая на второй вход шифратора осуществляют стробирование содержимо- 10 го старшего разряда регистра 6 сдви" га центрального накопителя и обеспе" чивают его передачу в виде информационного импульса, размещенного между синхроимпульсами . 0 дешифраторе 8 15 из принятой последовательности импульсов выделяются информация и синхроимпульсы. После многократного сдвига содержимого регистра 2 сдвига буферногоо на копителя в нем накапливает- 20 ся все передаваемое и-разрядное слово

1информации. Так как частота синхро-. импульсов передачи информации в К раз больше тактовой частоты записи центрального накопителя 9, процесс передачи одного слова информации заканчивается раньше, чем процесс считывания иэ центрального накопителя следующего слова информации, который идет одновременно с передачей данно- 30 го слова. Команды на окончание передачи информации, т.е. снятие разрешения на прохождение синхроимпульсов и команда на ввод содержимого регистра 2 сдвига буферного накопителя в буферный накопитель 1 выдается блоком 15 управления после поступления в него — импульсов после

K начала передачи. Тактовые импульсы по первому выходу блока 15 управле- 40 ния в режиме передачи информации иэ центрального накопителя 9 не выдаются.

Формула изобретения устроиство передачи информации, содержащее центральный накопитель, При передаче информации в цент- 45 ральный накопитель 9 синхроимпульсы для передачи вырабатываются иэ тактовых импульсов, поступающих с первого выхода блока 15 управления через элемент ИЛИ 5 и третий дешифратор 11.

По команде блока 15 управления из буферного накопителя 1 п-разрядное слово информации вводится в регистр 2 сдвига буферного накопителя. Одновременно появляется на втором выходе

55 блока 15 управления сигнал, разрешающий прохождение синхроимпульсов с умножителя частоты 14 на шифраторы 3 и 7. Поступая через дешифратор В на вход синхронизации регистра сдвига буферного накопителя 2, синхроимпульсы обеспечивают сдвиг его содержимого в сторону старшего разряда.

Поступая на шифратор 3, синхроимпульсы стробируют содержимое старшего разряда регистра 2 сдвига буферного накопителя и обеспечивают передачу импульсов информации в интервале между синхроимпульсами на дешифратор 4. С выхода дешифратора 4 выделенные импульсы информации и синхроимпульсы поступают на вход младшего разряда и вход синхронизации регистра 6 сдвига центрального накопителя.

Накопление в регистре 6 сдвига центрального накопителя и-разрядного слова информации происходит после прихода в блок 15 управления так" товых импульсов и снятия с ere второго выхода сигнала разрешения переда" чи. После поступления и тактовых импульсов содержимое регистра 6 сдви" га центрального накопителя переда ется в дополнительный регистр 10 ( сдвига. Запись информации в центральный накопитель 9 иэ дополнительного регистра 10 сдвига осуществляется во время передачи следующего слова информации буферного накопителя 1.

При этом дополнительный регистр 10 сдвига, третий шифратор 12 и третий дешифратор 11 работают так же, как и регистр 2 сдвига буферного накопи" теля, щифратор 3 и дешифратор 8 при передачи информации. Разница заключается в том, что частота записи on" ределяется не синхроимпульсами с частотой F К, а тактовыми импульсами с частотой F. Работа предлагаемого устройства при передаче информации из центрального накопителя 9 и в центральный накопитель 9 осуществляется непрерывно повторяющимися цик" лами.

Использование предлагаемого устройства позволяет сократить обьем оборудования при использовании центрального накопителя на магнитнык дисках или магнитной ленте, а также увеличивает надежность передачи информации и эффективность использования центрального накопителя за счет более плотноro размещения информации. блок управления последовательно соединенные регистр сдвига центрального накопителя, первый шифратор, первый дешифратор и регистр сдвига буферного накопителя, к входу младшего разряда которого подключен дополнительный выход первого дешифратора, буферный накопитель, входы и выходы которого подключены к соответствующим входам и выходам регистра сдвига 1о буферного накопителя, выход старшего разряда которого через последовательно соединенные второй шифратор и второй дешифратор подключен к входу младшего разряда регистра сдвига 15 центрального накопителя, к входу синхронизации которого подключен дополнительный выход второго дешифратора, о т л и ч а ю щ е е с я тем, что, с- цепью повышения скорости пе- уо редачи информации, введены третий шифратор, дополН1лтельный регистр сдвига, а также последовательно соединенные элемент ИЛИ, третий дешифратор, умножитель частоты и эле- 25 мент И, выход которого подсоецинен к дополнительным входам первого и второго шифраторов соответственно, при этом второму входу элемента И подключен первый выход блока управления, второй выход которого подсоединен к первым входам третьего шифратора и элемента ИЛИ соответственно, к второму входу которого через центральный накопитель подсоединен выход третьего шйфратора, дополнительный вход которого подключен к входу старшего разряда регистра сдвига центрального накопителя, входы и выходы которого подключены ко входам и выходам дополнительного регистра сдвига соответственно, к входу младшего разряда котсрого подключен дополнительный выход третьего дешифратора, при этом вход блока управления подключен к выходу третьего дешифратора и входу синхронизации дополнительного регистра сдвига.

Источники информации, принятые во внимание при экспертизе

1. Патент ФРГ 4Г 2154168, кл. Н 04 L 2$/00, 1973 (прототип), ПИ Заказ 2165/42 ж 685 Подписное ал ППП Патент", жгород, ул. Проектная, 4