Сеточный микропроцессор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (Ь1) Дополнительное к авт. свид-ву (22) Заявлено 14.06.78 (21)2630463/18-24 ()М.

3 с присоединением заявки ¹

G 06 F 15/32

Государственный комитет

СССР по делам изобретений н открытн и (23) Приор итет

Опубликовано 150980. Бюллетень № 34 (5З) Уд 681. 14 (088.8) Дата опубликования описания 180980 (72) Авторы изобретения

10.Ледянкин, В.П.Боюн и Л.Г.Козлов (71) Заявитель

Ордена Ленина институт кибернетики AH P HH Ko CCP (54) СЕТОЧНЫИ МИКРОПРОЦЕССОР

Изобретение относится к области вычислительной техники и может быть использовано при построении устройств для решения задачи Дирихле многомерных эллиптических и параболических уравнений математической физики с реализацией различных вычислительных шаблонов и сеток.

Известно устройство, содержащее многовходовый одноразрядный комбинационный сумматор последовательного типа с элементами для запоминания переносов на один или различное число тактов, регистр сдвига, регистр функции, группы входных,- выходных и 15 управляющих шин (1) .

Недостатком его является большое количество оборудования, которое расходуется на построение комбинацион- 20 ных сумматоров и триггеров для запоминания значений результата и переноса для каждого комбинационного сумматора. Для построения вычислительного узла, предназначенного для решения трехмерного уравнения Пуассона, требуется не менее шести трехвходовых сумматоров и 12 элементов памяти (триггеров) для запоминания перено,сов и результатов.

Устройство имеет область применения, что обусловлено ориентацией на уравнения Лапласа и

Пуассона, и используется для построения только двумерных цифровых сеток.

Наиболее близким техническим решением к предложенному является сеточный микропроцессор, состоящий иэ мультипликсора, счетчика с промежуточным регистром, регистра сдвига результата и коммутатора значений результата или значения суммы, зафиксированной в текущем микротакте в младшем разряде счетчика (2) .

К недостаткам такого сеточного микропроцессора следует отнести ограниченные функциональные воэможности, поскольку он решает только задачи с единичными коэффициентами при старших производных, малое быстродействие, поскольку операция умножения, реализуемая устройством, выполняется за время, гораздо большее, чем операция типа однократного суммирования с одним или несколькими операциями сдвига, а также усложненная структура для выполнения операции умножения. Кроме того, устройство не .может решать уравнения с переменными коэффициентаМИ

763904

Цель изобретения — расширение функциональных возможностей и повы-, шение быстродействия устройства.

Эта цель достигается тем, что в устройство, содержащее мультиплексор суммирующий блок, узел сдвига, при этом первые входы мультиплексора являются первой группой входов микропроцессора, а выход мультиплексора соединен со входом суммирующего блока, выход которого подключен к первому входу узла сдвига, второй вход которого является первым входом микропроцессора, а выход узла сдвига подключен к его третьему входу, согласно изобретению, введены сумматор, блок накопления решения, блок хранения исходных данных, блок хранения остатка, два элемента И, триггер приращения и блок хранения коэффициентов. Первая и вторая группа входов блока хранения коэффициентов является соответственно второй и ,третьей группой микропроцессора, а выходы блока хранения коэффициентов подключены соответственно ко вторым входам мультиплексора. Выход ,узла сдвига соединен с первым входом сумматора, выход которого подключен к первому входу блока хранения исходных данных, выход которого является первым выходом устройства и подключен к второму входу этого блока и первым входам блока накопления решения, блока хранения остатка первого элемента И, выход которого подключен к входу триггера приращений, выход которого является вторым выходом устройства.

Выход блока хранения остатка соединен с его вторым входом и подключен к первому входу второго элемента И, выход которого соединен со вторым входом сумматора, выход блока накопления решения является третьим выходом устройства, второй и третий входы блока накопления решения являются соответственно вторым и третьим входами микропроцессора, третий и четвертый входы блока хранения исходных данных являются соответственно четвертым и пятым входами микропроцессора, вторые входы первого и второго элементов И являются соответственно шестым и седьмым входами микропроцессора, а третий вход блока хранения остатка является восьмым входом микропроцессора.

Предлагаемое устройство реализует новый метод приращений (или инкрементный метод), который позволяет избежать традиционных для таких задач операций умножения классическим путем, сведя все к, арифметической операции суммирования коэффициентов с одним или несколькими операциями сдвига полученного кода с выделением и накоплением выделенных приращений.

Схема предлагаемого сеточного . микропроцессора приведена на чертеже. Она содержит мультиплексор 1, суммирующий блок 2, узел сдвига 3, блок 4 хранения коэффициентов, сумматор 5, узел 6 хранения исходных данных, первый элемент И 7, блок 8 накопления решения, блок 9 хранения остатка, второй элемент И 10, триггер приращения 11.

Сеточный микропроцессор может быть применен в качестве внутреннего узла при решении задач математической физики.

Устройство работает следующим образом.

15 При подготовке устройства к работе в блок 4 хранения коэффициентов через информационные входы вводят в цифровой форме значения соответст" вующих коэффициентов. Сигналы управления блока 4 хранения коэффициентов подключены к выходам триггеров приращения 11 соответствующих соседних сеточных микропроцессоров. Таким образом, если соседний с рассматривае25 мым микропроцессор а предЫцущей рации выделил приращение (т.е.старший разряд), то в текущей итерации выходной. сигнал триггера приращения, поступивший на управляющий вход блока хранения коэффициентов, разрешит

30 подключение ко входу мультиплексора (через одну из шин второй группы информационных шин мультиплексора) в момент "развертки" соответствующего адреса мультиплексора. Если в предыапример 6 Н выд лены приращения во всех соседних

„микропроцессорах, то все четыре коэф фициента будут введены через мультиплексор на вход суммирующего блока

40 2 в текущей итерации. Сложение коэффи" циентов может осуществляться последовательным, параллельным, последовательно-параллельным способами. В итоге с помощью суммирующего блока

2 промежуточного результата будет получена и запомнена в узле сдвига

3 сумма коэффициентов. Для определенности будем считать в дальнейшем, что операции выполняются над числами в последовательном коде, форма представления — фиксированная запятая перед старшим слева значащим разрядом после знакового,.а обработка чисел в суммирующем блоке и сумматоре — начиная с младшего. Тогда код полученного значения последовательно, начиная с младшего, будет поступать на первый вход сумматора 5, на второй вход которого через второй элемент И 10, выполняющий роль вентиля, на сигнале управления, также младшими разрядами вперед, будет поступать код блока 9 хранения остатка. Результатом сложения будет число, выполняющее роль новых исходных данных для следующей

763904

Таким образом, данный сеточный микропроцессор обеспечивает вычисление узловой функции, которая в итоге слагается из суммы приращений (или старших разрядов),выделенных на каждой микроитерации из исходных данных. Отсюда и название метода метод приращений.

Технико-зкономический эффект данного изобретения по сравнению с известным заключается в расширении функциональных возможностей за счет решения уравнений с переменными коэффициентами, в повышении быстродействия устройства за счет замены операции умножения операцией сложения

5 коэффициентов и разового сдвига полученного таким образом кода, в простой аппаратурной реализации устройст-. ва.

60 итерации, которое будет записано из сумматора в блок б хранения исходных данных на соответст вующем сигнале управления. Затеи полученный код сдвигают уже старшими

РазРядами вперед. Первоначальный сдвиг йачинают с самого старшего разряда, а последующие — начиная с того разряда, в котором в предыдущей итерации был выделен старший разряд, отличный от нулевого значения. Наличие сигнала управления на втором входе первого элемента И свидетельствует о выделении соответствующего приращения во всем устройстве на данном микротакте, соответствующем, например, сдвигу f-го разряда, фиксирует состояние текущего разряда исходных данных рассматриваемого сеточного микропроцессора. Номер позиции выделенного разряда фиксируется в целом по устройству и он определяет кбличество (@ разрядов, на которое необходимо один раз сдвинуть в сторону младшего разряда код суммы, полученной на следующей микроитерации в суммирующем блоке 2, и записанный в узел сдвига 3. Наличие же старшего разряда в данном сеточном микропроцессоре фиксируется триггером приращения 11. Далее поскольку выход блока хранения исходных данных одновременно заведен и на информационный вход блока накопления решения, то выделенное приращение весом 2 должно быть цросуммировано с ранее полученными приращениями в данном блоке. Полученная сумма приращений, В, -«, выделяемых в данном микро«.1 К процессоре на каждой микроитерации, взятых каждый раз со своим весом, определенным номером позиции в кодовой последовательности, и является накопленным решением в данном сеточмоее узле,или сеточной функцией, полученной каждый раз утбчнением предыдущего значения на величину выделенного старшего разряда в текущей итерации. Код в блоке 6 хранения исходных данных, оставшихся после выделения старшего разряда, является кодом остатка. Он переписывается в блок 9 хранения остатка, иэ которого на следующей итерации путем сдвига (но уже младшими разрядами вперед) будет скоммутирован ка вход сумматора 5 через первый вход первого элемента И. Далее код остатка будет сложен с кодом промежуточного результата, полученным на (1 +1)-ой микроитерации, который равен сумме коэффициентов, соответствующих тем сеточным микропроцессорам, в которых на Ф-ой микроитерации был выделен старший разряд, сдвинутый на t разрядов в сторону младшего, и т.д..

Формула изобретения

Сеточный микропроцессор, содержащий мультиплексор, суммирующий блок, узел сдвига, при этом первые входы мультиплексора являются первой группой входов микропроцессора, а выход мультиплексора соединен со входом суммирующего блока, выход которого подключен к первому входу узла сдвига, второй вход которого является первым входом микропроцессора, а выход узла сдвига подключен к его третьему входу, о т л и ч а ю— шийся тем, что, с целью повышения быстродействия и расширения функциональных возможностей микропроцессора за счет решения уравнений с переменными коэффициентами, в него введены сумматор, блок накопления решения, блок хранения исходных данных, блок хранения остатка, два элемента И, триггер приращения и блок хранения коэффициентов, первая и вторая группа входов которого явля- ется соответственно второй и третьей группой входов микропроцессора, а выходы блока хранения коэффициентов подключены СОЬтветственно ко вторым" входам мультиплексора, выход узла сдвига соединен с первым входом сумматора, выход которого подключен к первому входу блока хранения исходных данных, выход которого является первым выходом устройства и подключен к второму входу этого блока и первым входам блока накопления решения, блока хранения остатка первого элемента И, выход которого подключен к входу триггера приращений, выход которого является вторым выходом устройства, выход блока хранения остатка соединен cего вторым входом и подключен к первому входу второго элемента И, выход которого соединен со вторым входом сумматора, выход блока накопления решения является

763904

Составитель А. Баранов

Редактор Т.ppлoвcкaя Техред Н.Ковалева Корректор М.Демчик

Заказ 6285/43 Тираж 751 Подписное

ВНИИПИ: Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП"Патент", г.ужгород ул.Проектная,4 третьим выходом устройства, второй и третий входы блока накопления решения являются соответственно вторым и третьим входами микропроцессора, третий и четвертый входы блока хранения исходных данных являются соответственно четвертым и пятым входами микропроцессора, вторые входы первОго и второго элементов И являются соответственно шестым и седь" мым входами микропроцессора, а тре тий вхОд блока хранения остатка явлж; ется вось юм входом микропроцессора.Источники информации, принятые во внимание при экспертизе

5 1.Авторское свидетельство СССР по заявке 92114222,клА 06Р15/32,280576, 2.Авторское свидетельство СССР

М 2451378 кл. G 06 F 15/32, 23.08.77, (прототип .