Приемник-дешифратор кодов кодовой электронной блокировки

Изобретение относится к области железнодорожной автоматики и может быть использовано в устройствах сигнализации, централизации и блокировки на железнодорожном транспорте, в устройствах интервального регулирования движения поездов на перегонах и станциях. Приемник-дешифратор кодовой электронной блокировки содержит входное устройство, платы питания, блок контроля импульсной работы, блок выделения кода, выходное устройство, схему сравнения, схему запуска, усилитель, две ячейки памяти, четыре платы защиты, схему сброса, инвертор и микро-ЭВМ, включающую последовательно соединенные дешифратор кода и генератор контрольного кода. Достигается повышение устойчивости работы при наличии искажений сигналов, принимаемых из рельсовой цепи, в условиях помех и импульсных перенапряжений, при сложной электромагнитной обстановке. 3 з.п. ф-лы, 4 ил.

 

Заявляемое изобретение относится к области железнодорожной автоматики и может быть использовано в устройствах сигнализации, централизации и блокировки на железнодорожном транспорте, особенно в устройствах интервального регулирования движения поездов на перегонах и станциях.

Известен патент Российской Федерации №2504494, МПК B61L 23/16, приоритет от 26 июня 2012 года, публикация от 20 января 2014 года на изобретение: "Многоканальный путевой приемник рельсовой цепи", содержащий, по меньшей мере, два независимых канала обработки кодовых сигналов из своей рельсовой цепи, сигнальные входы которых объединены и образуют сигнальный вход многоканального путевого приемника рельсовой цепи, а выходы подключены к сигнальным входам блока контроля кодовых сигналов, выход которого подключен к входу блока фиксации состояния рельсовой цепи и к входу самоблокирования блока контроля кодовых сигналов. Выход блока фиксации состояния рельсовой цепи образует выход многоканального путевого приемника рельсовой цепи, блок пусковых сигналов, выход которого подключен к пусковому входу блока контроля кодовых сигналов и к пусковым входам независимых каналов обработки кодовых сигналов из рельсовой цепи. В приемник введен блок контроля приближения и удаления поезда. Первый вход блок контроля приближения и удаления поезда соединен с выходом блока фиксации состояния рельсовой цепи, второй вход предназначен для соединения с выходом многоканального путевого приемника предыдущей рельсовой цепи установленного направления движения автоблокировки, многоканальный путевой приемник которой отделен от многоканального путевого приемника данной рельсовой цепи, по меньшей мере, одной рельсовой цепью, третий вход образует вход сигнала изменения направления движения по перегону, а выход подключен к входу блока пусковых сигналов.

Известен патент Российской Федерации №2453460, МПК B61L 23/16, приоритет от 24 декабря 2010 года, публикация от 20 июня 2012 года на изобретение: "Устройство для приема сигнала из рельсовой цепи", содержащее блок приема амплитудно-модулированного сигнала, вход которого является входом устройства, а выход соединен с входом блока нелинейной обработки сигнала и усилитель с подключенным к его выходу путевым реле. Устройство снабжено элементом "ИЛИ" и блоком спектральной обработки сигнала, вход которого подключен к выходу блока приема амплитудно-модулированного сигнала, первый и второй входы элемента "ИЛИ" подключены соответственно к выходу блока нелинейной обработки сигнала и выходу блока спектральной обработки, а выход элемента "ИЛИ" соединен с входом усилителя.

Наиболее близким аналогом заявляемого изобретения является техническое решение, описанное в патенте Российской Федерации №2127685, МПК B61L 23/16, приоритет от 14 июля 2007 года, публикация 20 марта 1999 года на изобретение: "Рельсовая цепь", в котором приемная часть устройства содержит элемент "И", второй датчик кодов, элемент сравнения, демодулятор и пороговый элемент, подключенный входом через фильтр к рельсовым нитям. Приемная часть устройства снабжена запоминающим устройством, элементом задержки, блоком контроля импульсной работы и генератором тактовых частот, выходы которого соединены с одним из входов соответственно датчика кодов и блока контроля импульсной работы, выход которого соединен с одним из входов элемента "И", второй вход которого соединен с выходом запоминающего устройства, один из входов которого соединен с выходом демодулятора и со вторым входом датчика кодов, выходы которого соединены с одним из входов соответственно элемента задержки и элемента сравнения, выход которого соединен с другим входом элемента задержки, выход которого соединен с другим входом запоминающего устройства, причем выход порогового элемента соединен со входом демодулятора и соответственно с другими входами элемента сравнения и блока контроля импульсной работы.

Недостатком известного устройства является недостаточно высокая устойчивость в работе приемника-дешифратора при помехах в рельсовой цепи и импульсных перенапряжениях возникающих в условиях сложной электромагнитной обстановки, что приводит к отказу, связанному с неправильной дешифрацией кода.

Задачей заявляемого в качестве изобретения технического решения является создание приемника - дешифратора, обладающего более высокой устойчивостью в работе при наличии искажений сигналов, принимаемых из рельсовой цепи, в условиях помех и импульсных перенапряжений, возникающих при сложной электромагнитной обстановке

Поставленная задача решается тем, что в приемнике - дешифраторе кодов кодовой электронной блокировки, включающем входное устройство, блок контроля импульсной работы, схему сравнения и запоминающее устройство, согласно изобретению, входное устройство подключено входом к первой плате защиты, а выход входного устройства соединен с входом микро-ЭВМ, содержащей последовательно соединенные дешифратор кода и генератор контрольного кода, первый выход которого является выходом микро-ЭВМ и соединен с одним из входов блока сравнения, второй выход микро-ЭВМ соединен со схемой запуска, другой вход микро-ЭВМ соединен со схемой сброса, вход которой подключен к выходу платы питания, входы платы питания подключены к второй плате защиты, первые выходы схемы запуска и схемы сравнения соединены с входами первой ячейки памяти, другие выходы которых соединены с первым и вторым входами второй ячейки памяти, выход первой ячейки памяти соединен с третьим входом второй ячейки памяти, выход которой соединен с тремя входами блока выделения кода, четвертый, пятый и шестой входы блока выделения кода соединены с первым, вторым и третьим выходами дешифратора кода микро-ЭВМ, четвертый выход которого соединен с первым входом выходного устройства, кодовый вход которого и кодовый "И" вход через инвертор соединены с входом дешифратора кода микро-ЭВМ, входом блока контроля импульсной работы, вторым входом схемы сравнения и выходом входного устройства, вход которого связан с выходом первой платы защиты, выход блока контроля импульсной работы подключен к третьему входу схемы сравнения и к входу усилителя, выход которого связан с входом четвертой платы защиты, выходы блока выделения кода соединены с первым, вторым и третьим входами третьей платы защиты, четвертый, пятый и шестой входы которой соединены с первым, вторым и третьим выходами выходного устройства.

Поставленная задача решается также тем, что входное устройство содержит последовательно соединенные, устройство согласования защиты, трансформатор гальванической развязки от рельсовой цепи, детектор огибающей кода и пороговое устройство, выход которого соединен с входом устройства регулирования порога и является выходом входного устройства, причем выход устройства регулирования порога соединен с вторым входом порогового устройства, а вход устройства согласования защиты является входом входного устройства.

Поставленная задача решается также тем, что, блок контроля импульсной работы содержит последовательно соединенные преобразователь входного кода в 2-х-полярный сигнал, выпрямитель положительной и отрицательной полярности и безопасную схему "И", выход которой является выходом блока контроля импульсной работы, при этом вход преобразователя входного кода в 2-х-полярный сигнал является входом блока контроля импульсной работы.

Поставленная задача решается также тем, что блок выделения кода выполнен в виде трех идентичных каналов, каждый из которых содержит последовательно соединенные безопасную схему "И", усилитель сигнала, трансформатор гальванической развязки и выпрямитель, первые входы безопасных схем "И" объединены и являются первым, вторым и третьим входами блока выделения кода, вторые входы безопасных схем "И" объединены и являются четвертым, пятым и шестым входами блока выделения кода, а выходы выпрямителей являются выходами блока выделения кода.

Сущность изобретения поясняется чертежами, где на фигуре 1 представлена функциональная схема приемника-дешифратора, на фигуре 2 - пример реализации входного устройства 1, на фигуре 3 - пример реализации блока контроля импульсной работы 3, на фигуре 4 - пример реализации блока выделения кода 5.

Предлагаемый приемник-дешифратор кодов кодовой электронной блокировки (фиг. 1-4) содержит входное устройство 1, подключенное входом к первой плате защиты 12.1, а выходом - к входу микро-ЭВМ 4,содержащей последовательно соединенные дешифратор кода 4.1 и генератор контрольного кода 4.2, первый выход которого является выходом микро-ЭВМ 4 и соединен с одним из входов схемы сравнения 7. Второй выход микро-ЭВМ 4 соединен со схемой запуска 8, другой вход микро-ЭВМ 4 соединен со схемой сброса 13, вход которой подключен к выходу платы питания 2. Входы платы питания 2 подключены к второй плате защиты 12.2. Первые выходы схемы запуска 8 и схемы сравнения 7 соединены с входами первой ячейки памяти 10, другие выходы которых соединены с первым и вторым входами второй ячейки памяти 11. Выход первой ячейки памяти 10 соединен с третьим входом второй ячейки памяти 11, выход которой соединен с первым, вторым и третьим входами блока выделения кода 5. Четвертый, пятый и шестой входы блока выделения кода 5, соединены с первым, вторым и третьим выходами дешифратора кода 4.1 микро-ЭВМ 4, четвертый выход которого соединен с первым входом выходного устройства 6, кодовый вход которого и кодовый "И" вход через инвертор 14 соединены с входом дешифратора кода 4.1 микро-ЭВМ 4, входом блока контроля импульсной работы 3, вторым входом схемы сравнения 7 и выходом входного устройства 1. Выход блока контроля импульсной работы 3 подключен к третьему входу схемы сравнения 7 и к входу усилителя 9, выход которого связан с входом четвертой платы защиты 12.4, выходы блока выделения кода 5, соединены с первым, вторым и третьим входами третьей платы защиты 12.3, четвертый, пятый и шестой входы которой соединены с первым, вторым и третьим выходами выходного устройства 6.

Входное устройство 1 обеспечивает гальваническую развязку с рельсовой цепью, согласование входного сопротивления приемника - дешифратора с сопротивлением фильтра рельсовой цепи на приемном конце, защиту от помех, сравнение сигнала с порогом, преобразование импульсов входного кода частотой 50 Гц или 25 Гц в кодовые импульсы постоянного тока, повышение порога при большом уровне сигнала. Входное устройство 1 (фиг.2) содержит последовательно соединенные устройство согласования защиты 16, трансформатор гальванической развязки от рельсовой цепи TV 1, детектор огибающей кода 17, пороговое устройство 18, выход которого соединен с входом устройства регулирования порога 19 и является выходом входного устройства 1. Выход устройства регулирования порога 19 соединен с вторым входом порогового устройства 18, а вход устройства согласования защиты 16 является входом входного устройства 1.

Плата питания 2 обеспечивает формирование всех напряжений, необходимых для работы приемника - дешифратора (+5 В - для работы цифровых схем и микро-ЭВМ, +/- 12 В - для работы схем сравнения, ячеек памяти, +/- 15 В - для работы выходных устройств и усилителей, напряжения частотой 100 Гц для схемы запуска микро-ЭВМ).

Блок контроля импульсной работы 3 (фиг. 3) обеспечивает контроль наличия импульсов кода входного сигнала, формирование напряжения выхода 10к_ КИ. Блок контроля импульсной работы 3 содержит последовательно соединенные преобразователь входного кода в 2-х-полярный сигнал 20 выпрямитель положительной и отрицательной полярности 21 и безопасную схему "И" 22, выход которой является выходом блока контроля импульсной работы 3. Вход преобразователя входного кода в 2-х-полярный сигнал 20 является входом блока контроля импульсной работы 3.

Микро-ЭВМ 4 обеспечивает определение кода по поступающим от входного устройства 1 кодовым импульсам, выдачу расшифрованного кода в последовательном виде на схему сравнения 7 и в параллельном виде на блок выделения кода 5, формирование импульсов четного - нечетного цикла для управления схемой запуска 8 первой 10 и второй 11 ячейками памяти, формирование тестового сигнала частотой 10 кГц для блока контроля импульсной работы 3

Схема сброса 13 подает сигнал на вход «СБРОС» микро-ЭВМ обеспечивает ее запуск при включении питания или при отсутствии входного кода более 20 сек, что повышает устойчивость работы приемника - дешифратора в условиях сложной электромагнитной обстановки.

Блок выделения кода 5 (фиг. 4) обеспечивает включение соответствующего исполнительного реле ("Ж", "З", "К") при совпадении кодов от входного устройства 1 и микро-ЭВМ 4 в течение двух кодовых циклов. Блок выделения кода 5 выполнен в виде трех идентичных каналов, каждый из которых содержит последовательно соединенные безопасную схему "И" 23, усилитель сигнала 24, трансформатор гальванической развязки TV и выпрямитель 25. Первые входы безопасных схем " И" объединены и являются первым, вторым и третьим входами блока выделения кода 5, вторые входы безопасных схем "И" объединены и являются четвертым, пятым и шестым входами блока выделения кода 5, а выходы выпрямителей являются выходами блока выделения кода 5.

Выходное устройство 6 обеспечивает формирование дополнительных выходных сигналов "И", "О", "Ик", необходимых для работы аппаратуры автоблокировки. Для формирования инверсного кода используется инвертор 14

Схема сравнения 7 контролирует соответствие временных интервалов кодовых импульсов с входного устройства 1 и кодовых импульсов с выхода микро-ЭВМ (код 1).

Схема запуска 8 обеспечивает запуск первой ячейки памяти 10 с приходом первого кодового импульса нечетного цикла входного кода.

Усилитель 9 обеспечивает выдачу сигнала" КИ" на исполнительное реле при наличии любого кодового сигнала на входе приемника-дешифратора.

Первая ячейка памяти 10 проверяет непрерывность выходного сигнала схемы сравнения 7 в течение нечетного кодового цикла.

Вторая ячейка памяти 11 проверяет непрерывность сигнала блока контроля импульсной работы в течение четного кодового цикла.

Платы защиты 12.1 - 12.4 повышают стойкость приемника-дешифратора к грозовым и коммутационным перенапряжениям. Защита установлена по всем входам/выходам устройства, все входные и выходные сигналы приемника - дешифратора проходят через платы защиты, которые имеют отдельные клеммы заземления, исключающие проникновение помех на корпус изделия.

Приемник-дешифратор работает следующим образом. Входной сигнал после выпрямления поступает на пороговое устройство 18 (фиг.2) и блок контроля импульсной работы 3. Параметры элементов порогового устройства выбраны таким образом, чтобы кратковременные импульсные помехи и кратковременные изменения уровня входного сигнала не влияли на уровень и временные параметры импульсов, а длительные повышения уровня сигнала приводили к повышению порога. Блок контроля импульсной работы 3 при поступлении на его вход кодового сигнала необходимого уровня и длительности не менее 20 мс выдает непрерывный сигнал частотой 10 кГц. Контроль уровня входного сигнала осуществляется пороговым устройством 18 (фиг. 2). При наличии во входном сигнале кодовых импульсов и интервалов в преобразователе 20 (фиг. 3) блока контроля импульсной работы 3 формируются сигналы противоположной полярности. При пропадании сигнала любой полярности прекращается подача сигнала 10 кГц на усилитель 9 и первую ячейку памяти 10. Микро-ЭВМ 4 расшифровывает поступающую от входного устройства 1 кодовую последовательность путем анализа длительности всех импульсов и интервалов в кодовом цикле с учетом ложных импульсов и провалов. По результатам дешифрации на выходах микро-ЭВМ в конце цикла выдается код в параллельной форме. На одном из выходов микро-ЭВМ с началом нового кодового цикла производится трансляция инверсии входного сигнала (КОД-1-фиг. 1). На выходе микро-ЭВМ 4 также формируется сигнал "цикл", представляющий собой чередующиеся импульсы и паузы длительностью в один кодовый цикл. Сигнал "цикл" синхронизирован с входным сигналом, то есть начало импульса (паузы) сигнала цикл совпадает с началом первого кодового импульса после большого (межкодового) интервала входного сигнала. Цикл, при котором на выходе формируется единичный сигнал, условно принят за нечетный, нулевой сигнал - четный. На выходе микро-ЭВМ 4 также формируется вспомогательный сигнал 10 кГц для работы элементов блока контроля импульсной работы З.В микро-ЭВМ 4 предусмотрен самоконтроль "зависания" Перезапуск микро-ЭВМ 4 осуществляется внутренним сигналом или внешней средой. В микро-ЭВМ 4 осуществляется также контроль буферных элементов, передающих параллельный код на блок выделения кода. 5. Схема сравнения 7 выдает на первую ячейку памяти 10 сигнал, разрешающий ее работу, если входная кодовая последовательность соответствует дешифрованному в предыдущем цикле коду. Трансляция продолжается в течение всего цикла. Если входная кодовая последовательность не соответствует дешифрованному в предыдущем цикле коду, трансляция инверсии меняется на прямую трансляцию и сигнал с выхода схемы сравнения 7 прекращается. При этом анализ входного кода продолжается даже если обнаруженное несоответствие было связано со сменой кода, к следующему циклу инверсная трансляция восстанавливается. Схема запуска 8 в момент появления импульса "цикл" с выхода микро-ЭВМ 4 выдает одиночный импульс на вход запуска первой ячейки памяти 10. Первая ячейка памяти 10 представляет собой безопасный элемент динамической памяти. Запуск первой ячейки памяти 10 производится от импульса запуска в начале нечетного кодового цикла. Первая ячейка памяти 10 работает непрерывно в течение кодового цикла, если поступает непрерывный сигнал 10 кГц от схемы сравнения 7, а также поступает сигнал нечетного цикла. При нарушении одного из указанных условии на время более 300-400 мкс происходит сброс первой ячейки памяти 10 в исходное состояние, в котором она остается до очередного импульса запуска. Сигнал контроля частотой 10 кГц со схемы сравнения 7 подается на вход первой ячейки памяти 10, ячейка работает только в нечетном цикле. Работа первой ячейки памяти 10 на время порядка 3 мс перекрывается с четным циклом. Вторая ячейка памяти 11 после запуска работает в течение полного четного цикла, при условии поступления непрерывного сигнал 10 кГц от схемы сравнения 7 и сигнала четного цикла со схемы запуска 8. Во время работы второй ячейки памяти 11 сигнал частотой 10 кГц поступает на вход блока выделения кода 5. При нарушении одного из указанных условий вторая ячейка памяти 11 сбрасывается в исходное положение до очередного запуска от первой ячейки памяти 10. Блок выделения кода 5 содержит три идентичных канала ("Ж", "З", "К"). При поступлении на входы блока выделения кода 5 сигнала расшифрованного кода от дешифратора кода 4.1 микро-ЭВМ 4, сигнала от второй ячейки памяти 11, а также появление сигнала на выходном устройстве 6 от блока контроля импульсной работы 3 на выходе появляется напряжение, достаточное для включения и удержания реле. Вспомогательные сигналы на выходах "Ик", "И", "ОИ" формируются независимо от работы первой 10 и второй 11 ячеек памяти и блока контроля импульсной работы 3.

Заявляемое в качестве изобретения техническое решение в отличие от ближайшего аналога обладает высокой устойчивостью в работе за счет повышения порога во входном устройстве при высоком уровне входного сигнала, применения трансформаторов развязки на входе и выходах подключаемым к реле, что снижает уровень внешних помех воздействующих на устройство. В устройстве предусмотрена схема сброса, которая гарантирует возобновление работы микро-ЭВМ в случае зависания. Все входы и выходы устройства подключены к платам защиты, ограничивающим внешние перенапряжения на допустимом уровне.

1. Приемник-дешифратор кодов кодовой электронной блокировки, включающий входное устройство, блок контроля импульсной работы, схему сравнения и запоминающее устройство отличающийся тем, что входное устройство подключено входом к первой плате защиты, а выход входного устройства соединен с входом микроЭВМ, содержащей последовательно соединенные дешифратор кода и генератор контрольного кода, первый выход которого является выходом микроЭВМ и соединен с одним из входов схемы сравнения, второй выход микроЭВМ соединен со схемой запуска, другой вход микроЭВМ соединен со схемой сброса, вход которой подключен к выходу платы питания, входы платы питания подключены к второй плате защиты, первые выходы схемы запуска и схемы сравнения соединены с входами первой ячейки памяти, другие выходы которых соединены с первым и вторым входами второй ячейки памяти, выход первой ячейки памяти соединен с третьим входом второй ячейки памяти, выход которой соединен с тремя входами блока выделения кода, четвертый, пятый и шестой входы блока выделения кода соединены с первым, вторым и третьим выходами дешифратора кода микроЭВМ, четвертый выход которого соединен с первым входом выходного устройства, кодовый вход которого и кодовый "И" вход через инвертор соединены с входом дешифратора кода микроЭВМ, входом блока контроля импульсной работы, вторым входом схемы сравнения и выходом входного устройства, вход которого связан с выходом первой платы защиты, выход блока контроля импульсной работы подключен к третьему входу схемы сравнения и к входу усилителя, выход которого связан с входом четвертой платы защиты, выходы блока выделения кода соединены с первым, вторым и третьим входами третьей платы защиты, четвертый, пятый и шестой входы которой соединены с первым, вторым и третьим выходами выходного устройства.

2. Приемник-дешифратор кодов кодовой электронной блокировки по п. 1, отличающийся тем, что входное устройство содержит последовательно соединенные, устройство согласования защиты, трансформатор гальванической развязки от рельсовой цепи, детектор огибающей кода, пороговое устройство, выход которого соединен с входом устройства регулирования порога и является выходом входного устройства, причем выход устройства регулирования порога соединен с вторым входом порогового устройства, а вход устройства согласования защиты является входом входного устройства.

3. Приемник-дешифратор кодов кодовой электронной блокировки по пункту 1, отличающийся тем, что блок контроля импульсной работы содержит последовательно соединенные преобразователь входного кода в 2-полярный сигнал, выпрямитель положительной и отрицательной полярности и безопасную схему "И", выход которой является выходом блока контроля импульсной работы, при этом вход преобразователя входного кода в 2-полярный сигнал является входом блока контроля импульсной работы.

4. Приемник-дешифратор кодов кодовой электронной блокировки по п. 1, отличающийся тем, блок выделения кода выполнен в виде трех идентичных каналов, каждый из которых содержит последовательно соединенные безопасную схему "И", усилитель сигнала, трансформатор гальванической развязки и выпрямитель, первые входы безопасных схем И объединены и являются первым, вторым и третьим входами блока выделения кода, вторые входы безопасных схем И объединены и являются четвертым, пятым и шестым входами блока выделения кода, а выходы выпрямителей являются выходами блока выделения кода.