Патент ссср 401993

Авторы патента:

H03M7/04 - в двоичной системе счисления

О П И С А Н И 4" »

ИЗОБРЕТЕН ИЯ

4 О, ЕЗ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 22.1Х.1972 (№ 1830238/18-24) М. Кл. G 061 5/02 с присоединением заявки №

Приоритет

Гасударственный камнтет

Саавта Мнннстрав СССР ао делам изобретений и открытий

УДК 681.333(088.8) Опубликовано 12.Х.1973. Бюллетень ¹ 41

Дата опубликования описания 20.11.1974

Авторы изобретения

Л. Я. Лапкин и Ю. Ф. Сергеев

Заявитель

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ИНФОРМАЦИИ

Изобретение. относится к области вычислительной техники.

Известно устройство для преобразования информации из двоичного кода в вероятностно-импульсную бинарную последовательность, содержащее регистр преобразуемой величины, вентили опроса, схему сравнения, датчик равномерно распределенных случайных чисел и генератор тактовых импульсов. Ре;зультатом преобразования информации в таком устройстве является вероятностно-им:пульсная последовательность «единиц» и «ну.лей», являющаяся статистическим отображе.нием преобразуемой величины.

Недостатком известного устройства является яизкое быстродействие.

Цель изобретения вЂ” увеличение быстродействия устройства для преобразования информации из двоичного кода в вероятностно-им- 20 пульсную последовательность.

Предложенное устройство отличается от известного тем, что часть старших разрядов регистра через вентили опроса и выход схемы сравнения подключены ко входам логической 25 схемы, с выходов которой снимается многосимвольная вероятностно-импульсная последовательность.

Блок-схема предлагаемого устройства изображена на чертеже. 30

Часть 1 регистра, соответствующая младшим разрядам кода преобразуемой величины, соединена со входами вентилей опроса 2, выходы которых подключены к первым выходам схемы сравнения 3. Вторые входы схемы сравнения 3 подключены к выходам вентилей опроса 4, входы которых подсоединены к выходам

jI,àò÷èêà случайных чисел 5. Часть 6 регистра, соответствующая старшим разрядам кода преобразуемой величины, соединена со входами вентилей опроса 7, выходы которых подключены ко входам блока кодирования 8, назначение которого вЂ” осуществление удобного для конкретной реализации кодирования символов многосимвольной последовательности.

Другой вход, блока кодирования подсоединен к выходу схемы сравнения 3. Входы управления вентилей 2, 4 и 7 подключены к выходу генератора 9 тактовых импульсов.

Код величины Х, заданной на интервале (0,1) и подлежащей преобразованию, поступает на вход устройства в регистр. Младшие и старшие разряды записываются в соответствующие части 1 и 6 регистра. При подаче тактового импульса с генератора 9 на вентили опроса 2, 4 и 7 последние открываются. На первые входы схемы сравнения 3 списывается значение Х, соответствующее младшим разрядам кода величины Х . Одновременно на вторые входы схемы сравнения 3 подается слу401993

Составитель Е. Тимохина

Техред Т. Ускова Корректор В. Федулова

Редактор Л. Утехина

Заказ 319i15 Изд. Ча 138 Тирани 647 Подписное

ЦИИИЛИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, OK-35, Раушская наб., д. 4/5

Типография, пр, Сапунова, 2 чайное чйсло R; с датчика 5 случайных чисел.

При выполнении условия Х ) R, с выхода схемы сравнения 3 на вход логического блока

8 поступает «1», в противном случае вЂ” «О».

Значения старших разрядов указывают на диапазон, в котором лежит величина Х на интервале (0,1) . Информация, соответствующая значениям старших разрлдов кода величины

Х, через вентили 7 поступает ца входы блока кодирования 8. Совоку1шость сигналов, снимаемых с выходов этого блока в произвольный момент времени, представляет собой код одного из символов многосимвольной вероятностно-импульсной последовательности.

Описанный процесс повторлетсл многократно с частотой, определяемой частотой следования тактовых импульсов. Представление информации в виде многосимвольной вероятностно-импульсной последовательности является промежуточным между бинарным вероятноса но-импульсным представлением (при котором используются только два символа «О» и «1») и обычным двоичным кодом.

Предмет изобретения

Устройство длл преобразования информации, содержащее регистр, датчик случайных чисел, схему сравнения, вентили опроса, генератор тактовых импульсов, отличающееся

19 тем, что, с целью повышения быстродействия, оно содержит блок кодирования, включенный на выходе схемы сравнения; причем выходы регистра соединены с первыми входами первого и второго вентилей опроса; выходы вто15 рого и третьего вентилей опроса соединены со схемой сравнения, первый вход третьего вентиля подключен к датчику случайных чисел; вторые входы вентилей опроса соединены с генератором тактовых импу.тьсов, а выход вто20 рого вентиля подключен к блоку кодирования.

Похожие патенты:

Кодирующее устройство // 341028

Устройство для преобразования двоичного кода в двоично- десятично-шестидесятиричный код // 318158

Патент 315178 // 315178

Преобразователь двоичного кода в код с любым другим основанием // 315176

Патентно-техвргная бивдаотека // 312377

Устройство для перекодирования /г-разрядного // 281897

Устройство для последовательного выделения«единиц» // 278215

Устройство для формирования телеграфного группового сигнала // 270778

Устройство для декодирования арифметических двоичных кодов // 263274

Устройство для перекодирования двоичного кода с постоянным весом в полный двоичный код // 260963

Кодирующий времяимпульсный преобразователь // 2141721

Изобретение относится к автоматике и вычислительной технике и может быть использовано для обработки сигналов, представленных в кодовой и широтно-импульсной формах

Времяимпульсный квадратичный преобразователь // 2149449

Изобретение относится к аналоговым вычислительным устройствам и может быть использовано для возведения значения сигнала в степень

Устройство для декодирования двоичных кодов хемминга // 2161369

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре передачи данных по каналу с помехами

Способ формирования преобразованных аргументов аналоговых сигналов (0j)i и (0j+1)i сквозного параллельного переноса f( ) для преобразования позиционно-знаковых аргументов аналоговых сигналов ±[nj]f(+/-) в условной "i" зоне минимизации и функциональная структура для его реализации (варианты) // 2420868

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Способ формирования сквозного последовательного переноса в процедуре логического дифференцирования d/dn позиционных аргументов [mj]f(2n) с учетом их знака для формирования позиционно-знаковой структуры ±[mj]f(+/-)min с минимизированным числом активных в ней аргументов (варианты) // 2420869

Способ активизации аргумента (0j+1 )i аналогового сигнала условно «j+1» разряда и аргумента (0j )i аналогового сигнала условно «j» разряда сквозного последовательного переноса f1,2( )±0 для преобразования структуры позиционно-знаковых аргументов ±[nj]f(+/-) аналоговых сигналов в условной «i» «зоне минимизации» в минимизированную позиционно-знаковую структуру ±[nj]f(+/-)min аналоговых сигналов и функциональная структура для его реализации (варианты русской логики) // 2425441

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Функциональная структура процедуры логического дифференцирования d/dn позиционных аргументов [mj]f(2n) с учетом их знака m(±) для формирования позиционно-знаковой структуры ±[mj]f(+/-)min с минимизированным числом активных в ней аргументов (варианты) // 2428738

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств в позиционно-знаковых кодах

Функциональная структура процедуры преобразования позиционных условно отрицательных аргументов «-»[ni]f(2n) в структуру аргументов "дополнительный код" позиционно-знакового формата с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2429564

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических процедур суммирования позиционных аргументов [ni]f(2n) и [mi]f(2n )

Функциональная структура логико-динамического процесса преобразования позиционных условно отрицательных аргументов «-»[ni]f(2n) в структуру аргументов "дополнительный код" позиционно-знакового формата с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2429565

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических процедур суммирования позиционных аргументов «-»[ni]f(2 ) и «+»[mi]f(2 ) с разными знаками

Функциональная структура преобразователя позиционно-знаковых структур аргументов аналоговых сигналов «±»[ni]f(-1\+1,0, +1) "дополнительный код" в позиционную структуру условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2443052

Изобретение относится к вычислительной технике и может быть использовано в системах контроля и управления в совокупности с арифметическими устройствами, которые реализуют различные арифметические процедуры над аргументами, имеющие позиционно-знаковую структуру аргументов аналоговых сигналов «±»[n i]f(-1\+1,0, +1) «дополнительный код», которая должна быть преобразована посредством функциональной структуры ЦАП в аналоговый сигнал управления «±»Ukf([mi ])