Устройство для преобразования двоичного кода в циклический с постоянным числом п единиц из р
все союзная
МАТЕИ "0-Тг.Х11ИЧ".СКАй
О П Е 404О
Союз Советских
Социалистических
Республик
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства №
Заявлено 13Х11.1971 (№ 1681084/18-24) с присоединением заявки №
Приоритет
Опубликовано 26.Х.1973 . Бюллетень № 43
Дата опубликования описания 21.III.1974
М. Кл. G 061 5/02
Государственный комитет
Совета Министров СССР по делам изобретений и открытий
УДК 681Л25,53(088.8) Автор изобретения
В. A. Папков
Заявитель
УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ДВОИЧНОГО КОДА
В ЦИКЛИЧЕСКИЙ С ПОСТОЯННЫМ ЧИСЛОМ и ЕДИНИЦ ИЗ р
Изобретение относится к вычис.пительной технике и предназначено для преобразования кодов.
Известны преобразователи двоичного кода в циклический с постоянным числом и единиц из р, в которых при р(7 используются сложные логические схемы, а при р)7 — диодные матрицы большой размерности; кроме того, количество единиц и в кодовой группе в таких устройствах не может быть изменено, что ограничивает их функциональные возможности.
Предлагаемое устройство, с целью его упрощения, содержит преобразователь «код— аналог» и логическую пороговую схему, выход которой соединен со входом служебного регистра, вход преобразователя «код — аналог» соединен с выходом счетного р-разрядного регистра, а выход — со входом логической пороговой схемы, выход генератора тактовых импульсов соединен со входом счетного р-разрядного регистра, выход которого соединен со входом блока промежуточной памяти.
На чертеже представлена схема предлагаемого устройства.
На схему 1 равнозначности пода1отся сигналы с входного регистра 2 и со служебного регистра 3, имеющих одинаковое количество
К разрядов. Схема 1 равнозначности управляет генератором 4 тактовых импульсов, который заполняет счетный р-разрядный регистр 1. К выходу счетного р-разрядного регистра 5 подключен преобразователь «код—
5 аналог» 6, напряжение (или ток) на выходе которого пропорционально количеству единиц в кодовой комбинации р-разрядного регистра 5. Выход преобразователя «код — аналог» подключен к логической пороговой схеме 7, 10 которая генерирует импульс то.пько в том случае, если на ее входе присутствует потенциал, соответствующий и единицам в р-разрядном регистре 5. Импульсы с логической пороговой схемы 7 подаются на вход служеб15 ного регистра 3 до тех пор, пока его код не сравняется с кодом регистра 2.
В момент равенства этих кодов схема 1 равнозначности останавливает генератор 4, H
20 р-разрядный регистр больше не заполняется.
Через время, определяемое синхронизатором 8, перепишется код из регистра 5 в блок 9 промежуточной памяти, все узлы установятся в исходное состояние, запишется новый
2> код в регистр 2, и цикл начнется снова. На входной регистр 2 коды, подлежащие преобразованию, поступают с периодом Т„. С этим же периодом синхронизатор генерирует импульсы синхронизации, которые разрешают
30 запись кода во входной регистр 2 по шине 10
404078 и устанавливает в состояние «О» всс остальные регистры.
По окончании импульса синхронизации запускается генератор 4 тактовых импульсов по шинам 11, 12. Этот генератор по шине 13 начинает заполнение р-разрядного регистра 5.
С каждого разряда регистра 5 па преобразователь «код — аналог» 6 подается сигнал «О» или «1». Веса всех разрядов равны, и поэтому при увеличении количества единиц в р-разрядном регистре 5 потенциал (или ток) на выходе преобразователя «код — аналог» будет расти пропорционально этому количеству единиц. В результате на выходе преобразователя «код — аналог» 6 появится ступенчатое напряжение, которое подается на вход логической пороговой схемы 7.
Логическая пороговая схема 7 состоит из двух схем сравнения, выходы которых подключены к схеме запрета. При появлении потенциала (или тока), пропорционального и единицам, срабатывает только одна схема сравнения, импульс проходит через схему запрета и по шипе 14 поступает на вход служебного регистра 3. При появлении на входе логической пороговой схемы 7 потенциала, соответствующего и+1 единицам и более, срабатывают обе схемы сравнения, и импульс на схеме запрета не возникает. Таким образом, по мере счета количество комбинаций, содержащих и единиц в р-разрядном регистре, будет увеличиваться и соответствеш3о им будет увеличиваться количество импульсов, выдаваемых логической пороговой схемой 7.
Это будет продолжа3ьсч до тех пор, пока код служебного регистра 3 пе сравняется с кодом вход toro регисчра 2. В случае нх равенства схема равпозначносз и по шипе 15 выдаст импульс, который останавливает rettcpatop 4 тактовых импульсов; в р-разрядном регистре 5 будет находиться комбинация из и единиц, однозначно соответствующая коду на входном регистре 2. Эта комбинация из и единиц будет присутствовать в регистре 5 до тех пор, пока не придет импульс синхронизации от синхронизатора, который по шинам 11, 16 сотрет кодовую комбинацию в регистре 5 и перепишет ее в блок 9 промежуточной памяти. Одновременно импульс синхронизации по шинам 11 и 17 поступает на служебный регистр 3 и устанавливает его в состояние
«О», по шине 10 поступает на входной регистр
2, где стирает уже преобразованный двоичный код и записывает новый, подлежащий преобразованию. По окончании cHttxpoHìпульса запускается генератор 4 тактовых импульсов, и цикл повторяется. К моменту появления следующего импульса синхронизации в
5 р-разрядном регистре 5 уже будет находиться кодовая комбинация, соответствующая двоичному коду tta входном регистре 2, и синхроимпульс по шипам 11, 18 сотрет из блока 9 промежуточной памяти прежшою кодо10 вую комбинацию и запишет новую.
Таким образом, в блоке 9 промежуточной памяти кодовая комбинация из и единиц хранится время Т„, равное периоду следования импульсов синхронизации, но сдвинутое отно15 сительно момента записи соответствующего ей кода также на период Т„.
Общее количество возможных кодовых комбинаций равно числу сочетаний из р по и и (т. е. С„), тогда количество разрядов входного и служебного регистров К должно удовлетворять условию; 2" (Ср или К(1о@Ср.
Период следования импульсов генератора тактовой частоты Т должен удовлетворять условию Т 2л Изменяя порог срабатывания логической пороговой схемы 7, можно изменять количество и единиц в кодовой группе, что расширя30 ет функциональные возможности устройства. Предмет изобретения Устройство для преобразования двоичного кода в циклический с постоянным числом и 35 единиц из р, содержащее входной и служебный регистры, выходы которых соединены со вхo;tttìtt схемы равнозначности, а выход схемы равнозначности соединен со входом генератора такз овых импульсов, синхронизатор, 40 выходы которого сосдинены со входами служебного и входного регистров, генератора тактовых импульсов, блока промежуточной памяти и счет33ого р-разрядного регистра, отличаюи1ееся тем, что, с целью упрощения, уст45 ройство содержит преобразователь «код— аналог» и логическую пороговую схему, выход которой соединен со входом служебного регистра, вход преобразователя «код — аналог» соединен с выходом счетного р-разряд50 ного регистра, а выход — со входом логической пороговой схемы, выход генератора тактовых импульсов соединен со входом счетного р-разрядного регистра, выход которого соединен со входом блока промежуточной памяти, 40407S Составитель В. Игнатущенко Редактор А, Батыгин Техред Е, Борисова Корректор E. Зимина Заказ 610/4 Изд. № 183 Тираж 647 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, К-35, Раушская наб., д. 4/5 Типография, пр. Сапунова, 2
