Устройство для контроля логических блоков

 

I оп Е

ИЗОБРЕТЕНИЯ

Союз Советсккк

Соцкалксткмескмк

Республик п1)6585О9

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнд-ву— (22) Заявлено 03,08.76 (21} 2398349/18-21 с присоединением заявки J6— (23) Приоритет— (5f) М. Кл.

G 01 R 31/28

Государственный комитет

СССР по делам изобретений и открыти й

Опубликовано 2 04.79. Бюллетень % 15 (53) У Д К б 2 1 . 3 1 7 . 7 9 (088. 8) Дата опубликования описания 2504.79 (72) Авторы нзобретення

В.К. Жуляков, В.A. Пелипейко и B.O. Плокс

P1) заявитель институт электроники и вычислительной техники

АН Латвийской ССР (54 ) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ

БЛОКОВ

Изобретение относится к контрольноизмерительной и вычислительной технике и может использоваться для функционально-динамического контроля интегральных логических структур, Известно устройство для контроля электронных схем цифровых вычислительных машин, содержащее блок ввода, регистр задания, блок сравнения, анализируемую схему, блок управления, блок индикации, а также блоки преобразования, эталонов и компаратора — преобразователя (1) .

Недостатками устройства являются невозможность осуществления функционально-динамического контроля, т.е. контроля задержки распространения сигналов в проверяемых узлах, отсутствие воэможности проверки большого

Ф.Ъ числа узлов ЦВМ или же больших интегральных схем (БИС), имеющих синхронную органиэацию, т.е. требующих подачи на свои входы одного или нескольких импульсных сигналов.

Известно устройство для контроля амплитудно-временных параметров логических сигналов, содержащее блок ввода информации, блок управления, формирователь входных сигналов, блок сравнения, блок памяти, анализа и регистрации, блок считывания, линию задержки, генератор стробсигнала, блок установки опорных напряжений, источ"-. ник опорных напряжений (2).

Недостатком устройства является отсутствие воэможности контроля интегральных узлов с синхронной органиэацией, а также невозможность подачи импульсных сигналов (или серии импульсов) с максимальной рабочей частотой работы проверяемых блоков.

С целью расширения функциональных

Bo=-можностей в устройство для контроля логических блоков, содержащее блок ввода информации, соединенный с формирователем входных сигналов, который подключен к входным зажимам испытуемого блока, к выходным зажимам кототого подсоединен первый вход блока сравнения, соединенный с блоком памяти, анализа и регистрации, вход блока установки опорных напряжений соединен с источником опорных напряжений, а выход подключен к второму входу блока сравнения, к третьему входу которого подсоединен генератор стробсигнала, связанный с линией задержки, и блок управления, вход которого связан с блоком ввода информации, а выходы с линией задержки, генератором строб658509 сигнала и блоком считывания, соединенным с вторым входом формирователя входных сигналоэ, введены многоканальный генератор импульсов и блок запуска линии задержки, при этом входы многоканального генератора импульсов соединены с дополнительными выходами 6 блока. управления, одни из выходов — с входными зажимами испытуемого блока, а другие выходы — с одними из эходоэ блока запуска линии задержки,другой вход которого связан с блоком считы- )ð вания„ а выход — с линией задержки.

На чертеже приведена структурная электриче кая схема устройства.

Устройство cîäåðæèò блок .1 ввода информации, формирователь 2 входных !5 сигналов, блок 3 управления, блок 4 считывания, многоканальный генератор

5 импульсов, блок 6 запуска линии задержки, испытуемый блок 7, линию 8 задержки,блок 9 сравнения, генератор 10 стробирующих сигналоэ, блок 11 памяти, анализа и регистрации, блок 12 установки опорных напряжений и источник 13 опорных напряжений.

Программа проверки, состоящая иэ тестовых и управляющих команд, поступает из блока 1 ввода информации на входы формирователя 2 и блока 3. Выходы блока 3 управления соединены с входами блока 4 считывания, генератора 5 импульсов, линии 8 эад эржки и генератора 10. C выхода формирователя 2 после прихода на его вход иэ блока 4 считывания сигнала считывания на вход блока 7 подаются сигналы О и ) с заданными уровнями напряжения. Этот 35 же сигнал считывания с другого выхода блока 4 поступает на один из входоэ блока 6.

Первая группа выходов генератора 5 импульсов соединена с входами блока 4 )

7,а вторая группа выходов — с эхогами блока 6. Исследуемые сигналы с выхода испытуемого блока 7 подаются на один из входов блока 9 сравнения, на другом входе которого устанавливается заранее необходимый уровень опорного напряжения U „ или U „ с блока 12, соединенного с источйиком 13. Задержанный сигнал с выхода линии 8 задержки подается на вход генератора 10,, с L выхода которого сформированный ".тробсигнал подается на стробируемый вход блока 9 сравнения, выход последнего соединен с входом блока 11 памяти, анализа и регистрации.

Устройство работает следующим образом.

Программа проверки испытуемого блока 7, состоящая из .тестовых наборов, последовательно вводится в формирова тель 2 из блока 1. 60

После записи одного тестового кабо ра из блока 3 на вход блока 4 поступает команда, в результате чего по сигналу считывания с выхода блока 4 считывания на входы испытуемого блока

7 подается записанный э формирователе 2 тестовый набор. Та же команда, которая подается в блок считывания, запускает генератор 5 импульсов. Характерной особенностью генератора 5 является воэможность регулируемого фазоэо-о сдвига импульсов в каналах, длительность, полярность, количество и частота следования которых также может программироваться. В частном слу 1ае может быть использован генератор импульсоэ с одним выходом. Импульсные сигналы с определенным фаэовым сдвигом и задержкой по отношению к поданному тестовому набору, имеющие заданную амплитуду, длительность и полярнос Tb с выходов генератора 5 поступают на импульсные входы испытуемого блока 7 с частотой следования, определяемой программой, которая много выше частоты смены тестовых наборов, поступающих через формирователь 2 на испытуемый блок 7.

Вапуск линии 8 задержки и формирование стробсигнала в генераторе 10 для стробирования блока 9 сравнения, на входы которого с выходов блока 7 подаются сигналы реакции в ответ на потенциальные и импульсные воздействия с выходов формирователя 2 и генератора 5 импульсов и соответствующие уровни опорного напряжения, огуществляется сигналом с выхода блока

6 запуска линии задержки, которая срабатывает от последнего импульса любого выбранного выхода (1 — n ) генератора 5. После подачи стробсигнала в блок 9 э последнем осуществляетс я амплитудно-временная селекция.

Информация о годности или негодности исследуемых логических сигналов по уровню (амплитудная селекция) и задержке распрос;paHåHèÿ в испытуемом узле (временная селекция) регистрируется блоком 11 памяти, анализа и регистра—

LI,H Vi, Аналогично происходит работа при сч и тыва нии последующих тес тов ых наборов . Если после к ак ого-либо тестового набора не требуется подача импульсных сигналоэ с многоканального генератора

5 импульсов, то в соответствии с программой проверки происходит блокировка генератора импульсов сигналом с блока 3, а =-апуск линии 8 задержки и формирование стробсигнала осуществляется в этом случае с выхода блока 6 запуска линии задержки от сигнала считывания из блока 4 . При необходимости после любого тестового набора блокировка с генератора 5 может быть снята и его запуск осуществляется командой считывания из блока управления.

Таким образам, предлагаемое устройство реализует проверку значительно больших разновидностей испытуемых логических блоков, так как введенные дополнительно многоканальный генератор импульсов H блок запуска линии

509

Формула изобретения

Составитель Г.Рассмотрова

Редактор Л,Гребенникова Техред Э.Чужик Корректор И.Муска

Тираж 1089 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Заказ 2050/41

Филиал ППП Патент, r.Óæãoðoä, ул.Проектная,4

5 658 задержки позволяют осуществлять функциональную проверку с контролем амплитуды и времени задержки распространения выходных сигналов в узлах с одно-двух-и многофазовой синхронизацией, а также целого ряда последовательных блоков (регистры, счетчики и т.д.), при этом подача импульсов в серии в любом из каналов может осуществляться на максимальной рабочей частоте (5 мГц, 2 мГц и т.д.} для проверяемых блоков .

Устройство для контроля логических блоков, содержащее блок ввода информации, соединенный с формирователем входныХ. сигналов, который подключен входным зажимам испытуемого блока, к выходным зажимам которого подсоединен первый вход блока сравнения, 20 соединенный с блоком памяти, анализа и регистрации, вход блока установки опорных напряжений соединен с источником опорных напря>кений, а выход подключен к рторому входу блока сравнения, к третьему входу которого подсое динен генератор стробсигнала, связанный с линией задержки, и блок управления, вход которого связан с блоком ввода информации, а выходы — с линией задержки, генератором стробсигнала и блоком считывания, соединенным с вторым входом формирователя входных сигналов, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возмо>кностей устройства, в него введены многоканальный генера,тор импульсов и блок запуска линии задержки, при этом входы многоканального генератора импульсов соединены с дополнительными выходами блока управления, одни из выходов — с входными зажимами испытуемого блока, а другие выходы — с одними их входов блока запуска линии задержки, другой вход которого связан с блоком считывания, а выход — с линией задержки °

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 378852, кл. G 06 F 15/46, 1S.04,73.

7. .Авторское свидетельство СССР

Р 411399, кл. G 01 R 31/2S, 15.01.74.

Устройство для контроля логических блоков Устройство для контроля логических блоков Устройство для контроля логических блоков 

 

Похожие патенты:

Изобретение относится к электротехнике, в частности к диагностированию устройств релейной защиты и противоаварийного управления в системах электроснабжения (РЗА)

Изобретение относится к контрольно-измерительной технике и может быть использовано для обнаружения и указания места неисправного элемента в цифровых схемах

Изобретение относится к автоматике и вычислительной технике и может быть использовано при отладке логических блоков, микропроцессорных систем, ЭВМ и т.д
Наверх