Устройство для решения дифференциальных уравнений

 

Изобретение относится к цифровой вычислительной технике и предназначено для решения дифференциальных уравнений в частных проиэводнык. Устройство содержит блок управления, два блока местного управления, коммутаторы исходныхданных и результатов , решающие блоки, двунаправленный и однонаправленный коммутаторы промежуточных данных. В устройстве достигнуто повьппение производительности за счет совмещения во времени этапа расчета поля и расчета супер- - позиции. 18 ил. (/} с I-ч 00 00 4;; 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

С50 4 G 06 F 7 64 15 328

ОПИСАНИЕ И3ОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОЫИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И. ОТНРЫТИЙ (21) 3701502/24-24 (22) 19.12.83 (46) 23.05.86. Бюл. У 19 (71) Институт проблем моделирования в энергетике АН УССР (72) Л.Г.Кириллова, И.И.Петров и А.Е.Степанов (53) 691.32(088.8) (56) Авторское свидетельство СССР

Р 620980, кл. G 06 F 15/32, 1975.

Авторское свидетельство СССР

Р 1108460, кл. G 06 Р 15/328, 1984. (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ

„„SU„„)l2 3148 А f (57) Изобретение относится к цифровой вычислительной технике и предназначено для решения дифференциаль- ных уравнений в частных проиэводныХ.

Устройство содержит блок управления, два блока местного управления, коммутаторы исходных данных и результатов, решающие блоки, двунаправленный и однонаправленный коммутаторы промежуточных данных. В устройстве достигнуто повышение производительности за счет совмещения во времени этапа расчета поля и расчета суперпоэиции. 18 ил.!

?33!48 3

УП вЂ” узел 26 памяти, РК вЂ” регистр

30 команд, ДК вЂ” дешифратор 32 команд;

СХ вЂ” синхронизатор 33; РА — регистр я 27 адреса, ОК вЂ” счетчик 29 команд, БР— буферный регистр 31; КΠ— код операции, КЛ вЂ” ключи 20) .

Устройство для решения дифференциальных уравнений (фиг. 1) содержит блок I ввода-выводя, блок 2 управления, блоки 3, 3 местного управления, первую .группу коммутаторов 4!—

4> исходных данных и результатов, вторую группу коммутаторов 4„„-4„ц, исход ппх данных и результатов, дополнительный коьжутатор 4 „, исходных данных и результатов, первую группу решающих блоков 5„ — 5tt вторую группу решающих блоков 5я„-5, дополнительЗМ ный решающий блок 5 „, группу двуна2О кравленнь|х коммутаторов 6 -6 громей жуточньгс. даккых, однонаправленный коммутатор 7 промежуточных данных, системные выходные информационные шины

8, системные входкые информационные пьяны 9, системные вьгходные управляющие шины 10, системные входные управляющие шины 11< и !I, системные адресные шины 12, входные информаци— онные шины 13, и 13,, входные инфор3п мационные шины 14(и 142 выходные управляющие шины !5, и 15,входные управляющие шины 16„ и 16 и адресные шины 17 и 17

Блок 2 управления (фиг. 2) содержит узел 18 памяти, регистр 19 адре= са, буфер 20 ввода-вывода, содержащий две группы ключей 20, и 20,, счетчик 21 команд, регистр 22 команд, буферный регистр 23, дешифратор 24 команд, синхронизатор 25.

Блок 3 местного управления фиг.3 и 4) содержит узел 26 памяти, регистр адреса 27, буфер 28 ввода-выводя, содержащий две группы ключей 281 и

Изобретение относится к цифровсй вычислительной технике, конкретнее к устройствам для обработки цифровых данных, и может быть использовано дл решения дифференциальных уравнений в частных производных.

Цель изобретения — повьппение производительности устройства.

На фиг. 1 представлена структур— ная схема устройства, на фиг. 2 структурная схема блока управления; на фиг. 3 и 4 — структурная схема блока местного управления; на фиг.5структурная схема коммутатора исходных данных и результатов на. фиг.б— структурная схема решающего блока; на фиг. 7 — конкретная реализация двунаправленного коммутатора промежуточных данных, кя фиг, 8 — структурная схема однонаправленного коммутатора промежуточньгх данных, на фиг. 9 — временная диаграмма работы устройства, на фиг. 10 — алгоритм работы решающего блока для.метода простой итерации, ка фиг. 11 — алгоритм расчета суперпоэиции в решающем блоке, на фиг. 12 — алгоритм работы решающего бпока для метода прогонки, на фиг. 13-15 — временные диаграммы синхронизаторов (в скобках указаны номера узлов блоков

2, 3 и 5 соответственно, между которыми передаются сикхрокизирующие сигналы), на фиг. 16 — алгоритм работы блока управления! ня фиг. 17 и 18 — алгоритм работы блоков мест ного управления. условные обозначения для фиг. 9: РБ — решающий блок 5; БМУ вЂ” блок 3 местного управ лекия, БУ вЂ” блок 2 управления, для фиг. 10-12: УП вЂ” узел 64 памяти, РПΠ— регистр 56 первого операнда.

РВΠ— регистр второго операнда; БР буферный регистр 55; С вЂ” сумматор

59, для фиг. 16: УП вЂ” учел 18 памяти, PK — регистр 22 команд; СХ вЂ” синхронизатор 25 импульсов; PA — регистр

19 адреса, СК вЂ” счетчик 21 команд, БР— буферный регистр 33; КΠ— код операции, КЛ вЂ” ключи 20, для фиг.l7:

УП вЂ” узел 26 памяти, PK — регистр

30 ; ДК вЂ” дешифратор 32 команд, СХ - синхронизатор 33; PA — регистр

27 адреса, CK — счетчик 29 команд;

БР— буферный регистр 31, КΠ— код операции; КЛ вЂ” ключи; P — регистр.„

И вЂ” элемент И; ДА — дешифратор адреса, БУ вЂ” блок 2 управления, для фиг. 18:

28, счетчик 29 команд, регистр 30 команд, буферный регистр 31, дешифратор 32 команд, синхронизатор 33 элемент И 34, дешифратор 35 адреса, элемент И Зб, группу ключей 37, ре,;О гистр 38 ввода, регистр 39 вывода, группу ключей 40, элемент И 41, элемент И 4?, де.пифратор 43 адреса.

Коммутатор 4 исходных данных и результатов (фиг. 5) содержит регистр 44 вывода, группу выходных ключей 45, элемент И 46, элемент

И 47, группу входных ключей 48, регистр 49 ввода, элемент И 50, де1233148 шифраторы 51 и 52 адреса и элемент

И 53, Решающий блок 5 (фиг. 6) содержит синхронизатор 54, буферный регистр

55, регистр 56 первого операнда, дешифратор 57 команд, счетчик 58 команд, сумматор 59,.регистр 60 команд, регистр 61 адреса, регистр 62 второго операнда, буфер 63 ввода-вывода, содержащий две группы ключей

63 1 и 63 и узел 64 памяти.

Двунаправленный коммутатор 6 промежуточных данных (фиг. 7) содержит дешифратор 65 адреса, элемент И 66, регистр 67 вывода, группу выходных ключей 68, элемент И 69, дешифратор

70 адреса, регистр 71 вывода, группу выходных ключей 72, элемент И 73, элемент И 74, дешифраторы 75 и 76 адреса, элемент И 77, группу входных ключей 78, регистр 79 ввода и элемент И 80.

Однонаправленный коммутатор 7 промежуточных данных (фиг. 8) содержит регистр 81, группу ключей 82, элементы И 83 и 84 и дешифраторы

85 и 86 адреса.

Блок 2 управления через систем— ные шины 8, 9, 10, 11,, 11 и 12 соединен с блоками 3, и Зг местного управления, которые через шины 1317 и коммутаторы 4 -4 „, исходных данных и результатов соединенЫ с соответствующими группами решающих ме того, первая и вторая группа решающих блоков 5 соединена через двунаправленные коммутаторы 6,-6ц промежуточных данных и однонаправленный коммутатор 7 промежуточных данных

Временные диаграммы работы синхро— низаторов 25, 33 и 54 приведены на фиг. 13-15 соответственно.

Устройство работает следующим образом.

В исходном состоянии устройство подготовлено к работе, т.е. в узел

18 памяти блока 2 управления записаны через устройство 1 ввода управляющие программы, в узел 26 памяти блока 3 -3 местного управления записаны блоком 2 управления управляю— щие программы, массивы коэффициентов, начальные и граничные условия, а в узлах 64 памяти решающих блоков

5, и 5.„, — управляющие программы.

Рассмотрим работу устройства на примере решения одномерного уравнения параболического типа:

8U Э

c1t 3Х заданного на единичном отрезке

0 X+1, аппроксимируемого методом конечньгх разностей

J+,I

J Ф ° )+< )+!

U; -Ц; U; „-2U; +U (2) Т

Исходную область G(0+X 1) покрывают сеткой cd>. Расчет на последовательности сеток сд„е 43 и у„, е cilp пон!z зволяет получить в узлах сетки Сдц решение с требуемой точностью. Суммарное количество узлов в сетке сдн ион, меньше, чем в сетке (д„.

Алгоритм решения задачи включает следующие этапы.

1) Расчет условий опережения по формуле (2) с шагом V=H в решающих блоках 5<-5>, например, методом простой итерации, в результате получаv < ем U

2) Расчет условий сопряжения по формуле (2) с шагом V=H/2 в решающих блоках 5„„— 5., „, например, методом простой итерации, в результате лолу11 чаем U;

3) Пересылка результатов решения из,решающих блоков 5, 5„,,,5 ьг через двунаправленные коммутаторы

61-6 промежуточных данных в решающие блоки 5, -5, где определяется суперпозиция полученных решений

4 1" 1

--V ° — — U (3)

3 - 3

4 ) Обратная пересылка р е э ул ь та то в супе рпо зи ции и з решающих блоков 5 <—

5 „в решающие блоки 5„„-5», через двунаправленные коммутаторы 6, -6 ц промежуточных данных для расчета по п. 2 следующего временного слоя.

5) Обмен условиями сопряжения че4 рез блок Q местного управления меж— ду решающими блоками 5,, 5 „, и 5

5ги53

6) Нахождение значений поля в подобластях в решающих блоках 5,-5„, 50 5 „, z.

7) Пересылка значений поля в центральных узлах иэ решающих блоков

5,— 5„, 5. „„. в решающие блоки 5...

5,...,5 „через двунаправленные н+ » З НИ коммутаторы 6„-6$ oMe ToK HBHHbtx и однонаправленный коммутатор 7 промежуточных данных для расчета по п. 2 следующего временного слоя.

1233148

Переход к расчету следующего временного слоя осуществляют no nn. 1 и 2.

Во время расчета следующего временного слоя блок 2 управления выводит промежуточные результаты через блок 1 вывода пользователю, Совмещенные выполнения основных этапов описанного алгоритма отражены на временной диаграмме (фиг. 9)

Формулы метода простой итерации:

) l >(>) ) " 1 l() > 41 (>>41

=U. + -- U;„-2U„+

+U где m — номер итерации, El>li1 (»> ) (>)1

>>> Ф! где Š— невязка.

Формулы метода прогонки (5) Ь

М с-м а

88;+F;,» и с-м а

=»(11; „+ Pj>><<<<

Для реализации вычислительного процесса по командам блока 2 управления (подобный алгоритм работы блока

2 управления приведен на фиг. 16} блоки 3, и 3 местного управления по собственным программам параллельно загружают исходную информацию (коэффициенты, значения граничных условий) в соответствующую группу (в первый решающий блок 5 — для первой группы и в решающий блок 5 „, для второй группы). Для этого блок 3 местного управления выдает по шинам

17, 13 и 15 соответственно адреса, данные и управляющий сигнал Запись" (ЗП). В коммутаторе 4 исходных данных и результатов, к которому адресуется блок 3 местного управления срабатывает дешифратор 52 адреса (фиг. 5), с выхода которого активный сигнал совместно с активным сигналом ЗП поступает на входь| элемента И 46. По сигналу с вьг.:ода элемента И 46 передаваемая информация =-аписывается в регистр вывода и одновременно через первый выход запроса коммутатора 4 сигнал "Запрос". поступает в решающий блок 5 (распределитель импульсов).По сигналу "Запрос решающий блок 5 переходит на подпрограмму чтения информации из регистра 44 вывода. Для этого блок 5 выставляет на адресных выходах адрес коммутатора 4 исходных данных и результатов, который поступает на вход дешифратора 53 адреса, а по шине

"Чтение" (ЧТ) — активный сигнал. По совокупности активных сигналов на входе к информационным входам решающего блока 5 информация через буфер 63 ввода-вывода записывается в регистр

56 первого операнда, а затем запоминается в узле 64 памяти. Последней командой передаваемого массива блок

3 местного управления запускает решающий блок 5 на выполнение программы по решению одномерной задачи по формуле (4). Для этого передается в решающий блок 5 код, соответствующий передаче управления, и адрес перехода.

Подробный алгоритм работы решающего блока для метода простой итерации приведен на .фиг. 10.

Затем блоки 3, и 3 местного уп.завления переключаются соответствен:но через коммутаторы 4 и 4„„„„ исходнь>х дан аж и результатов к входам решающих блоков 5 и 5,, загружают исходной информацией и передают управление решающим блокам 5, которые начинак>т выполнять собственно программу„ а в то время блоки 3 и 3 местного управления переключаются каждый в своей группе к следующему блоку > и,, таким образом, все N релающих блоков 5 первой группы со смещением во времени параллельно выполняют программы первого итерационного цикла (подробный алгоритм работы блоком 3, и 3. местного управления приведен на фиг. 17 в режиме обмена с блоками 2 и 5). Количество решающих блоков 5 во второй группе равнс (ЗИ- 1)-N поэтому блок 3 местного управления продолжает загружать оставшиеся решающие блоки 5, которые аналогично первой группе выполняют программы первого итерационного цикла.

После того, как выполнено решение в любом из решающих блоков 5 в первом итерационном цикле, решающий блок 5 сообщает об этом блоку местного управления. Для этого решающий блок 5 выставляет по адресным шинам адрес коммутатора 4 исходных дан1233148 8

t0

t5

20 фиг. 12.

55 ных и результатов, который поступает на вход дешифратора 51, по информационным шинам передает данные, которые по управляющему сигналу ЗП и сигналу с выхода дешифратора 51 записываются в регистр 49, а коммутатор 4 исходных данных и результатов формирует сигнал "Запрос" по шине 16 и передает в блок 3 местного управления, KQTopbfH переходит на подпро— грамму чтения, включающую выдачу по шинам 17 адреса коммутатора 4, который поступает на вход дешифратора 52, и управляющего сигнала ЧТ по шине 15. По активному сигналу с выхода элемента И 50 информация с регистра 49 через ключи 48 поступает по информационным шинам 14 через буфер

28 ввода-вывода в буферный регистр

31 блока 3, а затем записывается в узел 26 памяти. Далее принимаются полученные на первой итерации значения из остальных блоков 5 в буферную область памяти блока 3 местного управления.

Блоки 3, и 3 местного управления, не дожидаясь окончания вычисления во всех блоках 5, отслеживают окончание работы соседних блоков 5, и как только результат оказывается в буферной области осуществляют перезагрузку полученной информации в соседние освободившиеся решающие блоки 5 для выполнения следующей итерации в то время, как остальные блоки 5 заканчивают текущую итерацию. Таким образом, последовательно, оставшиеся блоки 5 переходят к выполнению следующей итерации.

Описанный итеративный процесс повторяется в каждой группе до тех пор, пока будут получены значения искомой функции текущего временного слоя для каждого узла с заранее заданной точностью в соответствии с формулой (5).

Для нахождения суперпозиции полученных решений значения функции, полученные во второй группе решающих блоков 5, пересылаются в решающие блоки 5, -5„ через коммутаторы

6 — 69. .В решлющих блоках 5,-5 выполняется программа нахождения суперпозиции по формуле 3 . Алгоритм расчета суперпозиции приведен на фиг. 11.

Рассмотрим более подробно передачу информации из решающего блока 5 второй группы в решающий блок 5 пер25

45 вой группы. Передающий блок 5 выдает по адресным, информационным и управляющим шинам соответственно адрес, данные и сигнал ЗП. В двунаправленном коммутаторе промежуточных данных 6 по синхронизирующему сигналу с выхода элемента И 77 информация записывается в резистор 79 вывода и одновременно по шине Запрос формируется сигнал, последний поступает в решающий блок 5, который принимает информацию. Для этого блок 5 выставляет на адресных выходах адрес, по которому срабатывает дешифратор

75 адреса и сигнал ЧТ, По совокупности активных сигналов на выходе

I элемента И 80 выходные ключи 78 подключают выходы регистра 79 ввода к информационным входам решающего блока и информация через буфер 63 ввода-вывода записывается в регистр

56 первого операнда, а затем вапоминается в узле 64 памяти.

После расчета суперпозиции в решающих блоках 5,-5я полученные зна-. чения пересылаются через соответствующие коммутаторы 61 — 6 обратно во вторую группу решающих блоков 5: из

5 в 5„„, из 5 в 5„, и т.д. Для этого используются регистр 71 вывода,, ключи 72 двунаправленного коммутатора 6 промежуточных данных. Кроме того, соседние решающие блоки первой группы обмениваются через коммутатор

4 исходных данных и результатов и блок 3 значениями суперпозиции, которые являются граничными значениями для расчета поля в подобласти. Так как количество подобластей на одну больше, чем количество вычисляемых условий сопряжения, то при расчете поля участвует и решающий блок 5 в который предварительно пересылается исходная информация из решающего блока 5, . Вычисление поля в решающих блоках 5 первой группы осуществляется по формулам (6) . Алгоритм работы решающего блока приведен на

После того, как получено значение поля в центральном узле подобласти, из блоков 5,-5> передаются значения через соответствующий двунаправленный коммутатор 6,-6ц промежуточных данных (регистр 67 вывода и ключи 63), в блоки 5,з, 5 „,ь и т.д., а из блока 5 я, через однонаправленный коммутатор 7 — в решающий блок

1233148

5щ, . Далее устройство переходит к расчету следующего временного слоя.

Описанная последовательность повторяется до тех пор, пока не закончится время моделируемого процесса.

Таким образом, введение новых . функциональных блоков ц связей позволяет повысить проиэ.водительность устройства за счет распараллеливания вычислительного процесса в решающих блоках.

Формула изобретения

Устройстно для решения дифференциальных уравнений, содержащее блок управления, два блока местного управления, первую группу иэ N решающих блоков (N — число узлов сетки), пер . 20 вую группу из N коммутаторов исходных данных и результатов, вторую группу из (20+1) решающих блоков, вторую группу из (2N+I) коммутаторов исходных данных и реэультатон,каж- 25 дый решающий блок содержит синхрониза,тор, регистр первого операнда, регистр второго операнда, дешифратор команд, сумматор, регистр команд, счетчик команд, две группы ключей, ЗО регистр адреса, узел памяти, буферный регистр и регистр частичного результата, в каждом решающем блоке первыи выход синхронизатора соединен с входом синхронизации регистра второго операнда, второй выход — с счет— ным входом счетчика команд, третий выход — c нходом синхронизации регистра адреса, четвертый и пятый выходы — с управляющими входами клю- 40 чей первой и второй групп соответственно, шестой выход — с входом синхронизации регистра команд, седьмой выход — с входом синхронизации регистра первого операнда, восьмой вы-. 45 ход — с управляющим входом сумматора, девятый вьжод — с входом синхронизации буферного регистра, десятый выход — с входом синхронизации регистра частичного результата решающего блока, первая группа входов кода режима синхронизатора соединена с выхо— дами дешифратора команд, входы которого соединены с выходами. регистра команд,,выходы ключей второй группы 55 соединены с информационными входами

: регистра второго операнда, регистра команд, первой группой информационных входов регистра перного операнда и с информационными входами буферного регистра, выходы счетчика команд соединены с информационными входами регистра адреса, вьжоды регистра первого операнда соединены с входами первого слагаемого сумматора, входы второго слагаемого которого соединены с выходами регистра второго операнда, ньжоды сумматора соединены с второй группой информационных входов регистра первого операнда и второй группой входов кода режима синхронизатора, выходы буферного регистра соединены с третьей группой входов кода режима синхронизатора, выходы регистра первого операнда соединены с информационными нходами ключей первой группы, одиннадцатый выход синхронизатора соединен с входом записи узла памяти, двенадцатый выход — с входом чтения узла памяти, информационные входы ключей второй группы соединены с выходами узла памяти, выходы ключей первой группы— с информационными входами узла памяти, выходы регистра адреса соединены с адресными входами узла памяти, каждый коммутатор исходных данных и результатов содержит регистр вывода, группу выходных ключей, четыре элемента И, группу входных ключей, регистр внода, два дешифратора адреса, причем выходы элементов

И соединены соответственно с входом синхронизации регистра вывода, управляющими входами входных ключей, с

:входом синхронизации регистра ввода и с управляющими входами выходных ключей, выходы регистра ввода— с информационными входами входных ключей, вьжод первого дешифратора адреса соединен с первыми входами третьего и четвертого элементов И, выходы регистра вывода подключены к информационным входам выходных ключей, выход второго дешифратора адреса соединен с.первыми входами первого и второго элементов И", блок управления содерхслт узел памяти, -регистр адреса, две группы ключей, счетчик команд, регистр команд, буферный регистр,, дешифратор команд, синхронизатор, первый выход синхронизатора блока управления соединен с входом синхронизации буферного регистра, второй нь ход — со счетным! 233) 48!

2 входом счетчика команд, третий выход — с входом синхронизации регистра адреса, четвертый и пятый выходы — соответственно с управляющими входами ключей первой и второй групп, шестой выход — с входом синхронизации регистра команд, первая группа входов кода режима синхронизатора соединена с выходами дешифра- !О тора команд, входы которого соединены с выходами регистра команд, входы ключей первой группы соединены с выходами буферного регистра, выходы ключей второй группы — с информацион- 15 ными входами регистра команд и буферного регистра, выходы счетчика команд — с входами регистра, выходы ключей первой группы — с информационными входами узла памяти, входы клю- 20 чей второй группы — с выходами узла памяти, вьгходы регистра адреса соединены с адресными входами узла памяти, седьмой выход синхронизатора соединен с входом записи узла памяти, 25 восьмой выход — с входом чтения узла памяти, каждый блок местного управления содержит узел памяти, регистр адреса, четыре группы ключей, счетчик команд, регистр команд, буферный ре — 30 гистр, дешифратор команд, синхронизатор, четыре элемента И, два дешифратора адреса, регистр ввода, регистр вывода, причем первый выход синхронизатора соединен с входом синхронизации буферного регистра, второй выход — со счетным входом счетчика команд, третий выход — с входом синхронизации регистра адреса, четвертьгй и пятый выходь| — соответственно с

40 управляющими входами ключей первой и второй групп, шестой выход — с входом синхронизации регистра, первая группа входов кода режима синхронизатора соединена с выходами дешифратора ко!

5 манд, входы которого соединены с выходами регистра команд, информационные входы ключей первой группы соединены с выходами буферного регистра, выходы ключей второй группы — с информационными входами регистра команд и буферного регистра, выходы счетчика команд соединены с информационньии входами регистра адреса, выходьг которого соединены с адресньгми входами узла памяти, седьмой вы— ход синхронизатора соединен с входом записи узла памяти и с первым входом первого элемента И, восьмой выход— с входом чтения узла памяти и первым входом второго элемента И, первый вход второй группы входом кода режима синхронизатора соединен с выходом третьего элемента И, информационные входы ключей третьей группы соединены с выходами регистра вывода, выход первого дешифратора адреса — с вторыми входами первого и второго элементов И, выход второго элемента

И вЂ” с управляющими входами ключей третьей группы, выход первого элемента И вЂ” с входом синхронизации регистра ввода, выходы которого соединены с информационными входами ключей четвертой группы, управляющие входы которых соединены с выходом четвертого элемента И, выход третьего элемента И соединен с входом синхронизации регистра вывода, выход второго дешифратора адреса соединен с первыми входами третьего и четвертого элементов И, выходы ключей первой группы соединены с информационными входами узла памяти и регистра ввода, информационные входы ключей второй группы — с выходами узла памяти и ключей третьей группы, выходы ключей четвертой группы блоков местного управления подключены к информационным входам ключей второй группы блока управления, выходы ключей первой группы соединены с информационными входами узла памяти и регистра ввода, информационные входы ключей второй группы — с выходами узла памяти и ключей третьей группы, выходы ключей че.твертой группы блоков местного управления подключены к информационным входам ключей второй группы блока управления, выходы ключей первой группы блока управления соединены с информационными входами регистров вывода блоков местного управления, седьмой и восьмой вьгходы синхронизатора блока управления соединены с вторыми входами соответственно третьего и четвертого элементов

И блоков местного управления, выходы первых элементов И блоков местно го управления соединены соответственно с первым и вторым входами второй группы входов кода режима синхронизатора, выходы регистра адреса которого соединены с входами вторых дешифраторов адреса блоков местного управления, выходы входных ключей каждо1 233148 го коммутатора исходных данных и результатов первой группы подключены к информационным входам ключей второй группы первого блока местного управления, выходы ключей первой группы которого соединены с информационными входами регистров вывода каждого коммутатора исходных данных и результатов первой группы, седьмой и восьмой выходы синхронизатора первого блока местного управления соединены с вторыми входами соответственно первого и второго элементов И каждого коммутатора исходнъгх данных и результатов 15 первой группы, со второго по (N+13-й входы второй группы входов кода режима сиихронизатора первого блока. местного управления соединены с выходами третьих элементов И коммуташо- 20 ров исходных данных и результатов первой группы, выходы регистра адреса первого блока местного управления соединены с входами второго,цешифратора адреса каждого коммутатора исход-2 ных данных и результатов первой группы, вьгходы входных ключей группы коммутаторов исходных данных и результатов второй группы подключены к информационным входам ключей второй группы второго блока местного управ,ления, выходы ключей первой группы которого соединены с информационными входами регистров вывода каждого коммутатора исходных данных и результа- З5 тов второй группы, седьмой и восьмой выходы синхронизатора второго блока местного управления соединены с вторыми входами соответственно первого и второго элементов И каждого коммута- 46 тора исходных данных и результатов второй группы, со второго по (2N+2) входы второй группы входов кода режима синхронизации второго блока местного управления соединены с выходами третьих элементов И соответствующих комМутаторов исходных данных и результатов второй группы, выходы регистра адреса второго блока местного управления соединены с входами второго дешифратора адреса каждого коммутатора исходных. данных и результатов второй группы, выходы выходных ключей,,информационные входы регистра ввода, входы первого дешифратора адреса„ у5 второй в*од третьего элемента И, второй вход четвертого элемента И, выход первого элемента И i-го (х=1, 3N+!) коммутатора исходных данных и результатов первой и второй групп соединены соответственно с информационными входами ключей второй группы, вьгходами ключей первой группы, выходами регистра адреса, одиннадцаTbIM и двенадцатым выходами синхронизатора,, с первым входом четвертой группы входов кода режима синхронизатора -го решающего блока соответственно первой и второй групп, о т л ич а ю щ е е с я тем, что, с целью повышения производительности, в него введены дополнительный коммутатор исходньлс данных и результатов, дополнительный решающий блок, однонаправленный коммутатор промежуточных данных и 1Я двуналравленньгх коммутаторов промежуточных данных„ одноналравленньпл коммутатор лромежуточнъгх данньгх содержит регистр„ группу ключей, два элемента И, два дешифратора адреса, причем выход первого дешифратора адреса соединен с первым входом первого элемента И, выход которого соединен с синхронизирующим входом регистра, выход второго дешифратора адреса соединен с первым выводом второго элемента И, вьгход которого соединен с управляющими входами ключей, каждый двунаправленный коммутатор промежуточных данных содержит четыре дешифратора адреса, два регистра вывода, регистр ввода, две группы выходных ключей,, группу входньгк ключей„ шесть элементов И, лри этом выход первого дешифратора адреса соединен с первым входом первого элемента И, выход которого соединен с синхронизирующим входом первого регистра вывода, выходы которого соединены с информационными входами выходных ключей первой группы, вьгкод второго дешифратора адреса соецинеч с первым входом второго элемента И, выход которого соединен с управляющими входами ключей первой группы, выходы второго регистра вы-. вода соединены с информационными входами выходных ключей второй группы, управляющие входы которых соединены с выходом третьего элемента И, выход третьего дешифратора адреса соединен с первыми входами четвертого и пятого элементов И, выход четвертого элемента И соединен с синхронизирующим входом второго регистра вывода, 1233148

16 выход четвертого дешифратора адреса соединен с первыми входами третьего и шестого элементов И, выход шестого элемента И вЂ” с синхронизиру— ющим входом регистра ввода, выходы которого соединены с информационными входами входных ключей группы, выход пятого элемента И соединен с управляющими входами входных ключей группы, выходы ключей первой группы, входы ключей второй группы, седьмой и восьмой выходы синхронизатора, {N+l)-й вход второй группы входов кода режима синхронизатора и выходы регистра адреса первого блока местного управления соединены соответственно с информационными входами регистра вывода, выходами входных ключей группы, вторыми входами первого и второго элементов И,- выходом третьего элемента И и выходами второго дешифратора адреса дополнительного коммутатора исходнь1х данных и результатов, выходы выходных ключей группы, информационные входы регистра ввода, входы первого дешифратора адреса, вторые входы третьего и четвертого элементов И и выход первого элемента И дополнительного коммутатора исходных данных и результатов соединены соответственно с информационными входами ключей второй группьi выходами ключей первой группы, выходами регистра адреса, одиннадцатым и двенадцатым выходами синхронизатора и четвертой группой входов кода режима синхронизатора дополнительного решающего блока, выходы ключей первой группы, первый выход второй группы выходов кода режима синхронизатора и выходы регистра адреса дополнительного решающего блока соединены соответственно с информационными входами регистра, вторым входом первого элемента И и входами первого дешифратора адреса однонаправленного коммутатора промежуточных данных,.выходы ключей группы, второй вход второго элемента И, выход первого элемента И и входы второго дешифратора адреса однонаправленного коммутаторА промежуточных данных соединены соответствено с входа ми ключей второй группы, двенадцатым выходом синхронизатора, вторым входом четвертой группы входов кода режима синхронизатора и выходами регистра адреса первого и решающего блоков второй группы, входы первого

1О и третьего дешифраторов адреса, вторые входы первого и четвертого элементов И, информационные входы первого и второго регистров вывода, выход шестого элемента И, выл оды входf5 ных ключей группы и второй Вход пято

ro элемента И j -го двунаправленного коммутатора промежуточных данных соединены соответственно с регистром адреса, одиннадцатым выходом синх20 ронизатора, выходами ключей первой группы, вторым входом четвертой груп— пы входов кода режима синхронизатора, информационными входами ключей второй группы и вторым входом второй

25 группы выходов i -го решающего блока первой группы, выход первого элемента И, выходы выходных ключей первой группы, второй вход второго элемента И и входы дешифратора адреса i-ro

30 двунаправленного коммутатора промежуточных данных соединены соответственно с информационными входами ключей второй группы, двенадцатым выходом синхронизатора, выходами регистра адреса (д =И+31)-го решающего блока второй группы, выходы выходных ключей второй группы, второй вход третьего элемента И, выход четвертого элемента И, входы четвертого де4О шифратора адреса, второй -вход шестого элемента И и информационные входы регистра ввода < -го двунаправленного коммутатора промежуточных данных соединены соответственно с информационными входами ключей второй группы, двенадцатым выходом синхронизатора и вторым входом четвертой группы кода режима, выходами регистра адреса, одиннадцатым выходом синхронизатора, выходами ключей первой группы (j-11+2, )-ro решающего блока второй груп пы.

2233148

f7

6, le

t9i

1233!48

1233148

1233148

1233148

1233!48

Ф((г.lt Юфюйгчр аф(с яа.-е>

Сведал мыслей (ЮФ

Pycwi лгллгелающг (Ы 21>

Финал АМЬчи с4гсса

Q$ М)

Йгглсл сглгс с ллиус (д--и( (сглсл улриблллвл Ьааааа ллюмв (8$-_#_/ (ьглеил з@евею (O-67 свгмао сггйюю а@в са (ZS-e>

4мгисл ассмо (ИМ

Яснел яндРйиглю сгЮммв лесов((лг) йлгмсл лггюс Ф лг г(лгс (ZS - W (2 3.31 4Я

Гиггл<л ((

< 33- гг) си<мол и<пеним I 33 М си<<игл ум«облепим б<одн<м< лио еи I 3) ри

<мгнмл гопммм д реги<не I Ö 3О)

Гигнол инлоененпю

I )3 гг) сменил бюдомг одре,о

<33 77)

Сигнал J<<<3<

Гмгнал угол<длении

<(иго<)лмгл ил<оп) < 33М/

Гиглс<л гол си <33 гб!

Гмгнмл бе долм одоесо (33- 37)

I u

Гиг«ол упродленио дло)ни< ллюмей (33-гб)

Го<но< )описи <(oezucmp l 33 Jl) о мг )ч

Сигнал ЮыВачи аВра са (59-63)

Сигнал чагении (5 игнал у)граВлениа

«Ю«ог «лнг<«ч3 (59-5 игнал уа)гиси 6 ре

1 (Еиег<гр (59- 56) и гнал ин«ре ие нег«3 (59-56)

I (Сигнал аыВачи а6(аееа (59-61) а

1 иенал Вб)Вача из ра (ccmpa (59 56)

1 иенал gnpad«ca<(3)

ыуддньгл «лгачей (59сигнал Заггиеи (59-6 (иенал рыдал)и a6pg (59 61)

Ичн<гЛ Чг«Е«ий (59 59

)«гл у)гргг5лениа дйеыл )(лнг<ч(3 (59-ВЮ

)баЛ За)гиЕи о ру

n

1233148

9Ъа 18

B1IHHHH Заказ 2771/50 Тираж 67!

Hagaec ное

Произв.-полигр. пр-тие, г. Ужгород, ул. Ир@еатиая, 4