Патент ссср 413477

Авторы патента:

H03M7/04 - в двоичной системе счисления

ОП ИСАЙ.

ИЗОБРЕТЕНИЯ, Союз Советских

Социалистических

Республик!

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельс гва ¹

Заявлено 14.VI1.1972 (№ 1813805/18-24) .Ч. Кл. G 06f 5/02

Н 03k 13/24 с присоединением заявки №

Государственный комитет

Совета Министров СССР оо делам изобретений и открытий

Приоритет

Опубликовано 30.1.1974. Бюллетень ¹ 4

Дата опубликования описания 14Х(.1974

УДК 681.325,53(088.8) Авторы изобретсния

С. В. Архипов, С. С. Караваев и В. В. Панин

Заявитель

Московский ордена Трудового Красного Знамени инженернофизический институт

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ДВОИЧНОГО КОДА

В ДВОЙНОЙ ДВОИЧНЫЙ КОД

Предмет изобретения

Изобретение относится к области вычислительной техники и предназначено для преобразования двоичного кода в двойной двоичный код, выражаемый через сигналы (О, +, вЂ” ) с учетом четности или нечетности числа следующих подряд единиц или нулей, в исходном двоичном коде.

Известно устройство для преобразования двоичного кода в двойной двоичный код, содержащее схему совпадения, входы которой соединены с выходом генератора тактовых импульсов и через инвертор с входной шиной устройства, а выход вЂ” с входом счетного триггера. Выход триггера непосредственно и через схему задержки связан с входами арифметического сумматора.

Предложенное устройство отличается тем, что в нем входы операционного усилителя подключены к выходам инвертора и второй схемы совпадения, входы которой соединены с выходом счетного триггера и с входной шиной устройства.

Это позволяет упростить устройство.

Схема предложенного устройства показана на чертеже.

Устройство содержит входную шину 1, по которой подается двоичный код, ипвертор 2, схемы 3 и 4 совпадения, операционный усилитель 5, генератор 6 тактовых импульсов и счетный триггер 7.

Устройство работает следующим образом.

Подлежащий преобразованию двоичный код поступает в устройство по шине 1. Прп наличии единиц в двоичном коде схема 4 совпадения не пропускает тактовых импульсов с генератора 6 па счетный вход триггера 7. На первом входе операционного усилителя 5 сигналы равны нулю, а на втором его входевЂ” либо нулю, либо единице в зависимости от

10 состояния триггера.

При наличии нулей в двоичном коде схема

4 совпадения пропускает тактовые импульсы с генератора на счетный вход триггера, который считает (суммируя по модулю два) ко1s личество нулеи в двоичном коде. На первом входе операционного усилителя сигнал равен единице, а на втором входе вЂ” нулю, так как нулевой сигнал с шины 1 запирает схему 3 совпадения. Коэффициент усиления опера20 ционного усилителя по первому входу в два раза меньше, чем по второму входу. Тогда с выхода 8 снимается двойной двоичный код (т. е. информация в виде совокупности сигналов О, вЂ”, +).

Устройство для преобразования двоичного

30 кода в двойной двоичный код, содержащее

413477

Составитель В. Игнатущенко

Техред Е. Борисова Корректор В. Брыкснна

Редактор И. Грузова

Заказ 131774 Изд 4 1198 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 первую схему совпадения, входы которой соединены с выходом генератора тактовых импульсов и через инвертор с входной шиной устройства, выход первой схемы совпадения соединен с входом счетного триггера, вторую схему совпадения, операционный усилитель, отличающееся тем, что, с целью упрощения устройства, входы операционного усилителя соединены с выходами инвертора и второй схемы совпадения, входы которой соединены с выходом счетного триггера и с входной шиной устройства.

Патент 403057 // 403057

Патент 401993 // 401993

Кодирующее устройство // 341028

Устройство для преобразования двоичного кода в двоично- десятично-шестидесятиричный код // 318158

Патент 315178 // 315178

Преобразователь двоичного кода в код с любым другим основанием // 315176

Патентно-техвргная бивдаотека // 312377

Устройство для перекодирования /г-разрядного // 281897

Устройство для последовательного выделения«единиц» // 278215

Кодирующий времяимпульсный преобразователь // 2141721

Изобретение относится к автоматике и вычислительной технике и может быть использовано для обработки сигналов, представленных в кодовой и широтно-импульсной формах

Времяимпульсный квадратичный преобразователь // 2149449

Изобретение относится к аналоговым вычислительным устройствам и может быть использовано для возведения значения сигнала в степень

Устройство для декодирования двоичных кодов хемминга // 2161369

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре передачи данных по каналу с помехами

Способ формирования преобразованных аргументов аналоговых сигналов (0j)i и (0j+1)i сквозного параллельного переноса f( ) для преобразования позиционно-знаковых аргументов аналоговых сигналов ±[nj]f(+/-) в условной "i" зоне минимизации и функциональная структура для его реализации (варианты) // 2420868

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Способ формирования сквозного последовательного переноса в процедуре логического дифференцирования d/dn позиционных аргументов [mj]f(2n) с учетом их знака для формирования позиционно-знаковой структуры ±[mj]f(+/-)min с минимизированным числом активных в ней аргументов (варианты) // 2420869

Способ активизации аргумента (0j+1 )i аналогового сигнала условно «j+1» разряда и аргумента (0j )i аналогового сигнала условно «j» разряда сквозного последовательного переноса f1,2( )±0 для преобразования структуры позиционно-знаковых аргументов ±[nj]f(+/-) аналоговых сигналов в условной «i» «зоне минимизации» в минимизированную позиционно-знаковую структуру ±[nj]f(+/-)min аналоговых сигналов и функциональная структура для его реализации (варианты русской логики) // 2425441

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Функциональная структура процедуры логического дифференцирования d/dn позиционных аргументов [mj]f(2n) с учетом их знака m(±) для формирования позиционно-знаковой структуры ±[mj]f(+/-)min с минимизированным числом активных в ней аргументов (варианты) // 2428738

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств в позиционно-знаковых кодах

Функциональная структура процедуры преобразования позиционных условно отрицательных аргументов «-»[ni]f(2n) в структуру аргументов "дополнительный код" позиционно-знакового формата с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2429564

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических процедур суммирования позиционных аргументов [ni]f(2n) и [mi]f(2n )

Функциональная структура логико-динамического процесса преобразования позиционных условно отрицательных аргументов «-»[ni]f(2n) в структуру аргументов "дополнительный код" позиционно-знакового формата с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2429565

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических процедур суммирования позиционных аргументов «-»[ni]f(2 ) и «+»[mi]f(2 ) с разными знаками

Функциональная структура преобразователя позиционно-знаковых структур аргументов аналоговых сигналов «±»[ni]f(-1\+1,0, +1) "дополнительный код" в позиционную структуру условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2443052

Изобретение относится к вычислительной технике и может быть использовано в системах контроля и управления в совокупности с арифметическими устройствами, которые реализуют различные арифметические процедуры над аргументами, имеющие позиционно-знаковую структуру аргументов аналоговых сигналов «±»[n i]f(-1\+1,0, +1) «дополнительный код», которая должна быть преобразована посредством функциональной структуры ЦАП в аналоговый сигнал управления «±»Ukf([mi ])