Патент ссср 421989
Эстен (:).. :Ео(хзи
1 б))оО ..::,:). м )A
САНИ
СПИ
421989
Союз Советскик
Социалистических
Рест(убгик
И ЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства—
Заявлено 10.12.71 1722683/18-24
М. Кл. С 06f 5/02 с присоединением заявки—
Приоритет—
Опубликова(ю 30.03.74. Бюллетень ¹ 12
Дата опубликования описания 21.1.75
Государств .нный намитет
Совета Министров СССР по делам изобретений и открытий
УДК 681.325.53(088.8) Авторы изобретения
Г. И. Иванов и Н. И. Денисенко
Заявитель
Таганрогский радиотехнический институт
ПРЕОВРАЗОВАТЕЛ Ь II-3НЛЧ НОГО ДВОИЧНОГО КОДА
В р-ЗНАЧНЫЙ КОД
Изобретение Относится к области автоматики и вы !ислительной теxIIHI(II и может Оыть использова(ю для преобразования двои IIII.(x кодов.
Извсстс и преобразователь и-зна iiioro двоичного кода в р-значиый код, содержащий блок c Прсдложсииос x строиство отл(икается тем, что выход исрвои схемы ср;.виения через вторук! Схему «И.!И» соединен с нулевыми входами IIcpBoI счетчика и первого триггера блокировки, выход второй схемы сравнения через треть(О и четвертую схемы «ИЛИ» соедин ll с нулевыми входами второго счетчика и второго триггера блокировки соответствеиIIo, нулевой выход псрвого триггера блокировки со«дипеи с датчиком входного кода, нулевой выход второго триггера Олокировки соединен с входом схемы «И» разрешения считывания, выход которой соединен с входами выходных схем «И» и входной схемы «ИЛИ» второго трип «ра блокировки, выход генератора импульсов соединен с входом первой cxc— мы «И», с входами которой соединены единичные выходы триггеров блокировки, выход первой схемы «И» соединен с импульсным Входом сдвига(ощ«го регистра, со счетным Вхо5 дом первого счетчика ll через вторую схему «И» — со счетным входом второго счетчика, выход переноса старшего разряда сдвига(ощсго регистра соединен с си!ничным входом триггера подготовки и с входом трстьей сх«мы «И», с вторым входом которой соединен нулевой выход триггера подготовки, выход третьей схемы «И» соединен с входом чстверroi схемы «И,!1И», сдиш!чный выход триггера (ц1дгoTQBKII со«диисч(с входом второй схемы «И», Это позволяет расишрить область применения vcTj)oilcTBB за с !ет Возможности соглсlсоваиия его с асинхронными датчиками входиои информации и приемниками выходной информации, т, с. позволяет преобразовывать входные коды произвольной значности и, поступа-! ощие через произвольные интервалы времени. в выходные коды произвольной значности р, по(тупающие в приемник по сигналам готов(юсти последнего, а также упростить;còðîéство за счет исключения механических элементовв. Функциональная схема устройства изображена на чертеже. зс(Шины 1 соединены с входами регистра 2 42i989.(Иачпостп и входного кода, а шины 3 соедиi!ci«. c входами регистра 4 значности р выходо кода. Выходы регистров 2, 4 сосдинеш! ;. Деп!И(рратораме(5, 6 и схемами сравнения /, >, к / 9, 10. f>!>! x0;f схемы сравнения 7 соединен через ,-ыму «ИЛИ» 11 с нулевыми входами счетчика 9 п Hтриггера блокировки 12. Выход схемы сравнения 8 соединен через схему «ИЛИ» 18 с нулевым входом счетчика 10 и через схему «ИЛИ» 14 — с нулевым входом триггера блокировки 15, Выходы дсшефратора 5 соединены через схемы «ИЛИ» 16 с входными схемами «И» 17 /го следующему правилу: вход 18 I-ой схемы «И» 17 соединен через i-ю схему «ИЛИ» 16 со I3cc3tfi выходами дешифратора 5, кроме нерВых (i--1) В(>!ходов. Вход 18 последней схемы -<И» 17 (вср.;I(0(пя чсртеже) соединен непосредственно с последним выходом дешифраT()PB д. Ьыходы дешифратора 6 аналогичным образом соединены через схемы «ИЛИ» 19 с выходными схемами «И» 20: вход 21 1-й схемы «И» 20 соединен через i-ю схему «ИЛИ» 19 со всеми выходами дешиерратора 6, кроме перВых (! — 1) выходов, а вход 21 последней схемы «И» 20 сосдппеп с последним выходом дсшифратора 6, Шины 22 входаых и-значпых ко IQP> соединены (срез В .одныс схемы «И» 17 с «хо!B;i!i сдвнгщощего регистра 23, выходы !(оторого через выходнь/с схемы «И» 20 сÎc,(н i!/>l « шинами 24 Вы одыы: кодов. Шина 25 установки в «0» всех элсмс!г ов памяти преобразователя соединена с и,, сьыми входами триггера подготовки 26 и триггера блокировки 15, а также через схемы «ИЛИ» 11, 13 с нулевыми входямп с í T !Hêîâ 9 10 и триггера блокировки 12. Шина 27 подготовки соед!шепа через схему «ИЛИ» 28 с ед(шичным входом трп!тсра 12, через схему «ИЛИ» 29 с единичным входо)i триггера 1, ) и через сыму «ИЛИ» )О с «ходом младшего разряда сдвигяющсго pcrircTpH 23, 1 .д! (и и >/ !! 1>1::. 13 «! х О /1 ы т р и ГГс/) () В О, I o i< I I p o B!: H 12 !1 15 и Выход Г(".IILpBTOJ) «ходом счет
Шина 34 разрсшсш(я записи входного кода соеди tel(a через схему «ИЛИ» 28 с сдп шчиым в>юдам тршт: ра 12, нулевой выход которо(о (Оед;шсп г ш;;юй 35 запроса (т. с. с датч t«ходиого I 11.;оды сх(-мы «И» 36,()c, (f1(f0(th(«и) левы >! ! 3 !X(), f031 ТриГ! Cра ПОД! ОТОВКИ .>/) 1! C «hiõÎÄÎ;I <> 7 и(. рСЕ!0(<, (. Ò<1 J)!If(. ÃO рЯзря. (я <, t)51/ (<(!0(1! (.ГО 1) c P!! c f p Я 2 5. 1> < «,1, / (с )! «I «1 I >> >8 (o(, H/ ll(Hbl (ll) le!!ы,1 пи;одом 39 трштсра бл.»:пров(и! 15 и с шиноп 10 разрешения считывания выходного кода (т. е. с приемником выходного кода). Преобразователь работает следующим образом. Перед началом работы устройство обнуляется. Для этого по шине 25 подается одиночнь>и импульс, обнулящий все элементы памяти преобразователя, кроме регистров значности входного и выходного кодов. Затем по шинам 1 на регистр 2 записывается значность и входного кода. Одновременно по шинам 3 в регистр 4 записывается значность р 13ЫХОДНОГО КОДЯ. Число разрядов k регистров 2, 4 определяется выражением k = (1орЬ(, где А — максимально возможная значность входного и вы. ходного кодов; )...(— бли)кайшее большее целое от величины, стоящей в скобках, п, р, g // 1, 2, ..., Л,/ . Регистры 2, 4 через дешифраторы 5, 6 и схс мы «ИЛИ» 16, 19 выдают разрешение схемам «И» 17, 20 на прием и выдачу соответственно входных и выходных кодов. После обнуления преобразователя и занис! в регистры 2, 4 значности входного и выход ного кодов по шине 27 подается команда под. готовки устройства к работе, по которой черс схему «ИЛИ» 80 в первый разряд сдвигающс го регистра 28 записывается единица, а триггеры о./!Окпровк!! 12 и 15 устянаь. Иваютс;) ;!IfltfI<(I i>fC COCTO5I11HH. При BTÎ>31 С C<(Hk(H 13(>(ходов триггеров 12, 15 подаются разрсшс-! Н1Н блокирующей схеме «И» 32 «я пропус/> i Я l TaI как триггеры 12, 15 находятся в едииич ном состоянии, то на шины 85, 39 не пода!от ся сигналы готовности преобразователя к при(3(У ИЛИ В1>(ДЯЧ(ВХОДiH>I (HЛ(1 Bhtко (HbiX КОДОВ. С î l(Hp it сдвигают записанную в !iладший разряд сдпниц1 подготовки по p(гистр1 23. При c+Bff1 ñ (диllиць(подГОтовl (! Ня 11 разрядОВ, Где и— <1() зяписяппяя В J)cl HcTp(зпячность Вхо I«01 0 кода> сыма сравнения 7 Выдаст сигнал, устя! (я«,(11«я/ОЩИЙ ТрпГГер 0 101 B Il >, ICBO(СОСТ05!Нп(> 11 0()(I) 15111!111(CHCT Ilp)i этом блокируется схема «И» 82, а по шиi!c 35 посылается сигна.i готовности преобразÄBBTcля к приему входного кода. ПрсобразоВятсг!ь входит в состояние ожидания входного f(OP a. Входной код пo и!е(е!Ям 22 через схемы «И» 55 17 поступает в п младших разрядов сдвигающсго регистра 28. Одновременно с этим по шпнс 34 поступает сигнал сопровождения входного кода, который устанавливает TpH(rcp 12 в единичное состояние. Схема «И» 82 дсолокирустся. Тактовые импульсы начинают //оступать па счстньш вход счетчика 9 и сдвига ! В регистре 28 единицу подготовки, нахо,,пвшук)ся !!Сред этим в (!1+1)-м разряде, и B;(дпой к(д, з, Нее!!!Иыш в и м;!Ядших разря«5 „!B. >Я (C!t Ц(!(<. IIOBTÎP)IBTC5I. 421989 31роцесс подготовки продолжается до тех пор, пока единица подготовки сдвигается по регистру 28. При выходе с последнего разряда единица подготовки через выход 87 поступает на единичный в|од триггера подготовки 26 и черсз открыпгую схему «И» 86 .. cxc!, у (!ЛИ» J4 — на нулевой Вход трштера блокировки 15. При этом с единичного выхода триггера 15 подается запрещающий сигнал на схему «И» 82, прерыва(ощий подачу тактовых импульсов, а с нулевого выхода триггера 15 по шине 89 посылается приемнику информации сигнал готовности преобразователя к выдаче выходного кода; при этом выдается разреше»iic схеме «И» 88 на передачу поступающей по шине 40 команды считывания выходного кода, Кроме этого, после перехода триггера подготовки 26 в единичное состояние, выдается разрешение схеме «И» 88 на пропускание тактовы| импульсов ня счетный вход счетчика 10. На этом этап подготовки преобразователя заканчивается. В дальнейшем нрп поступлении по шине 40 команды считывания выходного кода открыВа(отся выходные схемы «И» 21 и fi0 шинам 24 считывается выходной код из р старших разрядов регистра 2,. >. Одновременно с этим триггер 15 устя((явливястся В »7IIII(f>ttfoc состояние !(выдаст рязр>чпсш(с cx»..;lc «И» 82 на ПРОНУ(I(i!!il! C Тяи, (TO(3 !>(Х 11311(У 71>C013> КОТОРЬ((? посту(Яют ня счгтшяс в|оды счетчиков 9, 10 и сдвига к)т ннф(ГО;uö:io !Го ре(ч(стру 28. 1\ l; I О. ькО 1 (1(1" !1(к(> (> дст э(1 (! (I(я но Ч;::,70 /I l I I l I 13 (. I C! и к(> 10 Ч!н . 10 /? (ОТО >(ожет пропсход((ть ii о (li()I)pei(»I!II0), схс (я «paBII.нпя 7 If.lè (7 сбросит в «ноль» соответственно тр(((гср блокировки 12 н счет.il к 9 I!;III триггер блокпроькн 15 и с »T;itк 10, !t прсобразоВ((Т(.. lh ОСТЯНОВ((Т СНО!0 Р 3()OT(В ()Ж((;.B>НПI(П(,— сг(илеlii!i! О р(Л(н)го ВХО..(ного (;ОЛя ((лп В Oi(C(17(B If È (! СЧ((1 Ы ВЯНI! Я ОЧСРЕД(!ОГО Bhi XC) I НОГО кода. П р с 7 >! (т (! 3 О б р (т» il i(>! 1 1!) (>Об1)Я.(0!3(11, i h .:31! >1 НОГО, (РО(((! Н>ГО к >tt! В /?-знг! (В>>(н е(), (, cc>,((ржз!В(1(!,)»! Ii(Tj)!! "(IB I li0CTif ВХО, !! i01 О Ii Bhi XOДПОГО КО. О(), 1 Я >К ..>!й fi0; ОТОВ(,! i>(, П(СП (1)ХОЛ;13!!(((;OTB(>Г.",i!)t!!(Гi) . (»II! Ii(j) j>:i (Oj)B П CX»>((I "P:! Bi!C!i;i>!, ) 2(1 "5 ;;(1 >в .» -15> >I! причем другие входы каждой схемы сравнегп(я соединены с выходамп соответствующего счетчика, выходы первого дешпфратора через первую группу схем «ИЛИ» соединены с входами соответствующих входных схем «И», выходы Второго дсшпфратора через вторую группу схем «ИЛИ» соединены с входами выходных схем «И», выход первой входной схемы «И» через первую схему «ИЛИ» соединен с входом младшего разряда сдвигающего регистра, выходы остальных входных схем «И» непосредственно соединены с входами соответствующих разрядов сдвигающего регистра, выходы которого соединены с входами соответствующих выходных схем «И», триггеры блокf(pOBfc», с единичным Входом каждоГО из I Оторых со;динен выход соответствующей входной схемы «ИЛИ», триггер подготовки, схемы «И» и «ИЛИ», генератор импульсов, Отличиюи1ийся тем, что, с целью расширения области применения и упрощения устройства, выход первой схемы сравнения через вторую сх»му «ИЛИ» соединен с нулевыми входами первого счетчика 11 первого триггера блокировки, выход второй схемы сравнения через третью и четвертую схемы «ИЛИ» соединен с нулевыми входами второго счетчика и второго триггера блокировки соответственно, нулевой Выход первого триггера олокпровкп со»дпн»!I с датчиком Входного кода, нулевой Bhtxo;t, второго грпггеря блокировки соединен с входом схемы «1 1» pBBpC111»lllif(с IIIThIBЯНпя, В!>IXO. 1 которой сосдш!»н с входамп Bhl iollfhfx сх»м 11» и Входной сх»мы «ИЛИ» втор )го трнп »Pl1 ОЛОКПРОВКП, 13h(X07, Г(. Н(.РЯТОР(1 И>>(П>> ° (ЬСОВ соединен с вхг>дом первой с|»мы «И», с входамп которой соединены сдпнпчпы» выходы триггеров блокировки, Bhlxo;I, первой схемы «1 1» со».лll I IC I I с и МП|.11>C III>I:(f В |Одо 31 сдВН ГЯ(0щсго регистра, со счетным Входом первого счетчика и через вторую схему «И» — со счегным входом второго счетчика, Выход перенос<1 стяpt»cr() разряда сл()пгя!О!цсгo регистра соc,T11н ii (. (>Лl! Illi÷(п(м Входом тPIIÃГ(.P(1 НОДГОтовкп !! с Входом гр»(ьей cxcxlhI «11», с Вторым Входов! !((>70j)()!i сон дпнсн нулевой 131>lxOл ! 1>1((Г(Р(1 r.()лгот(1(3 кi!> BI i xo:t T j)»1 hc Й "И) С(н !ИН(!! . ВХОла(ЧС ГH(>ртОй (XËI>» ;11. 1. 1 (.! !(11>! Вь(1! Вьl) Ол Tj) II! Г(ря Il(3;jl 010вк(> (0»Лпн»i! с (3x07(>31 ВГО1н)й с..»(!ы 11>. 421989 Составитель В. Игнатущенко Редактор И, Орлова Техред 3. Тараненко Корректор Т. Добровольская Заказ 5585 Изд. № 1426 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений н открытий Москва, Ж-35, Раушская наб„д. 4)5 Череповецкая городская типография
