Устройство для управления приводом

 

Сеоа Соввтскик

Социалистических

Республик (11) . "Ф8907 ф(6!) Дополнительное к авт. свид-ву(22} Заявлено27.12.73 (21) 1981564/18-2 Ф с присоединением заявки,%(23) Приоритет(51) М. Кл, ! (G osb 5/01

ЙщдВРстЭФнный кйммтВТ

Вааатв Ипиюстрпв СССР в делам кзооретеаий

И РтКРЫткч

Оиубликовано25,10.75Бюллетень № 39 (53) УДК 621.3 (088.8}

Дата опубликования описания25.10.75. (l2) Авторы изобретения

Ю. 5. Шварцман и С. М. Виленчик (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПРИВОДОМ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении автоматических систем управления технологическими объектами.

Известны устройства для управления, приводом, содержашие сумматор, связан ный через преобразователь "цифра-напряжение со входом привода, выходной вал которого соединен с преобразователем

"вал-цифра, выход которого подключен к одному из входов блока вычитания, выход блока задания скорости связан с одним из входов сумматора.

При наличии случайных сбоев вычислительного устройства и преобразователя код-цифра" снижается точность работы, так как при этом пооисходит ложное движение привода в случае, если время наличия сбоев больше, чем постоянная времени привода.

Цель изобретения — увеличить точность работы устройства при наличии случайных сбоев.

Это достигается тем, что устройство содержит триггер и два дополнительных блока вычитания, выходы которых связаны с соответствуюшилли единичными входами триггера, блоки выработки ошибок по ско»рости и по положению, дополнительный сумматор, логический элемент И, выход которого связан со вторым входом сумматора, соединенные последовательно логический щ элемент ЗИ-ИЛИ и регистр, выход которого подключен к первому входу первого дополнительного блока вычитания и к одному из входов дополнительного сумматора, к другому входу которого подключен вы)л ход блока выработки ошибки по скорости, выход блока выработки ошибки по положению связан с первым входом второго дополнительного блока вычитанич, соответ» ствуюшче входы пеовой группы входов ло20 гического элемента ЗИ-ИЛИ соединены с инверсным выходом триггера выходом дополнительного сумматора и шиной тактовых импульсов, с которой также соединен олин из входов второй группы входов ло25 гического элемента ЗИ-ИЛИ и синхрони489074 злруюший вход триггера, второй вход второй группы входов поги: еского апемента

ЗИ-ИЛИ связан с выходом триггера и одним из входов логического эпемента И, третий вход - с выходом блока вычитания и вторыми входами логического эпе мента И н обоих дополнительных бпоков вычитания.

На чертеже представлена блок-схема устройстве.

Она содержит блоки выптания 1, 2 и 3 и сумматоры 4, 5. На вход 6 блоке вычитания 1 (т,е, вход устройства) поступает код, йропорционапьный расчетно му, Гп поворота привода /pang н ход

{ Д ц1..., ) ст преобразователя вап-"биффи ра 7.

, Разностный Koa c at ixopa бпока s чнтания 1 поступает на логический эпемент И 8.

Сумматор 4 скпадывает код, пропорционапьный расчетной скорости поворотаФ поступающий с блока задания скорости 9 и код с выкода логического элемента И 8.

Преобразователь цифра-напряжение 1 О осуществляет управпение приводом 11, который содержит, например, усилитель, дви гатепь и редуктор. В блок контропи 12 входит триггер 13, который устанавпявается в состояние 1 в момент прихода тактовых импульсов по шине 14 при напичии хотя бы на одном из его входов 15 и 16 высокого потенциапа, в противном случае триггер устанавливается в состоя» ние "0 и сохраняет это состояние до прихода спедуюшего тактового импульса.

В состоянии "1 на прямом выходе 17 триггера устанавливается высокий потея циап, а на инверсном выходе 18 - низкий потенциап, в состоянии 0 - наоборот, На входе 15 триггера появляется высокий потенциал, когда абсолютная величина кода, поступаюшего с регистра 19, больше абсолютной величины кода, поступаю» шего с блока вычитания 1. На входе 18 триггера появляется высокий потенпиап, когда абсолютная величина кода, поступающего по шине допуск из блока выработки ошибок по положению 20, больше абсолютной величины кода блока вычитания 1.

Код, поступающий по шине уход" с блока 21 выработки ошибки по скорости, в сумматоре 5 складывается по абсолют» ной величине с кодом с регистра 19, про» ходит через логический элемент ЗИ-ИЛИ

22 в момент прихода тактовых импульсов по шине тактовых импульсов 14 при наличии высокого потенциала на выходе 18

4 триггера, при наличии высокого потенциа.па на выходе 17 триггера погический erteмент ЗИ-ИЛИ пропускает код блока вычитания 1.

Работа устройства закпючается в следующем.

На выходе блока вычитания 1 образует. cs код разности:

" р сч- ивк.

Если блок контропя сигнапизирует о правильной работе устройства, при этом триггер находится в состоянии 1, то на вы, ходе сумматора 4 формируется код управl5. пения приводом Ррасч. д Р °

В случае, когда блок контроля 12 вы, явпяет сбой, управпецие приводом ведется

ЗЭ : только по скорости, погическнй эпемент И при этом закрыт. Блок контроля формирует сигнап верю" по приходу тактового импульсе в том спучае, еспн ! аф/ С l " /, где Ыоя - вепичина допустимой ошибки рассогласования, ипи же ! atÄ !с. !а P„,!„, где -М, (- моменты времени поспедовательно приходящих тактовых импульсов. Такой алгоритм контроля справедлив дпя приводов, работающих без перерегупирования н поспе окончания переходного процесса от вкпючения приводов в работу и до начала переходного процесса выключения их.

Во время сбоев устройства, происходящих из-за цоступления неверных значений ипи Я за счет неидеального пвц. р выдерживания приводом скорости ф и при наличии P, происходит медленное нарастание ошибки Ь,„и,„, поэтому начиная с моья- нта J выявления сбоя выражение пре

5 образуется в

/а Р;/

Реапизуется зта зависимость с помощью, сумматора 5, логического элемента ЗИ-ИЛИ, срабатывающего по приходу тактовых импульсов, и регистра 19, хранящего код сум к5 мы.

Таким образом, к моменту К окончания сбоя должно выполняться неравенство

; йй (где аср„рассчитано на момент К, в ре- ", 489074

ЦНИИПИ Заказ 1 1 54 Тираж 869

Подписное

Филиал ППП «Патент», r. Ужгород, ул. Гагарина> 101 зультате блок сбоя выдает сигнал "верно" и значениеач„записывается в регистр.

Преимушество устройства заключается в уменьшении в течение времени сбоя фак« тической ошибки до.,величины, определяемой ускорениями 9 и величиной неидеальности воспроизведения приводом ч

Блок контроля устройства выявляет с большой достоверностью момент окончания сбоя, ;тем самым позволяя быстро устранить накопившуюся за время сбоя ошибку.

Предмет изобретения

Устройство для управления приводом, содержащее сумм>тор, связанный через преобразователь "цифра-напряжение" со входом привода, выходной вал которого соединен с преобразователем "вал-цифра, выход которого подключен к одному из входов блока вычитания, выход блока задания скорости связан с одним из входов сумматора,отличаюшееся тем, что, с целью увеличения точности работы у гройства при наличии случайных сбоев, оно

° содержит триггер и два дополнительных блока вычитания, выходы которых связа ны с соответствуюшими единичными входами триггера, блоки выработки ошибок по скорости и по положению, дополнитель ный сумматор, логический элемент И, выход которого связан со вторым входом

g j сумматора, соединенные последовательно

1логический элемент ЗИ-ИЛИ н регистр, « выход которого подключен к йервому входу первого дополнительного блока вычитания и к одному иэ входов дополнительнор I ro сумматора, r. дпугому входу которого подключен выход блока выработки ошибки по скорости, выход блока выработки ошибки по положению связан с первым входом второго дополнительного блока вычитания, ig j соответствуюшие входы первой группы входов логического элемента ЗИ-ИЛИ соединены с инверсным выходом триггера, вы»ходом дополнительного сумматора и шиной

: тактовых импульсов, с которой также со20 единен один из входов второй группы вхо,дов логического элемента ЗИ-ИЛИ и сиих ронизируюший вход триггера, второй вход . второй группы входов логического элемен1 та ЗИ-ИЛИ связая с выходом триггера и

25 одним из входов логического элемента И, третий вход - с выходом блока вычита» ния и вторыми входами логического элемента И и обоих дополнительных блоков вычитания.