Устройство для деления

 

Изобретение относится к вычигаительной тех |ике. Целью изобретения является расширение области применения устройст ва за счет выполнения операции деления чисел на константу типа () Дзлени« осуществляется в соответствии с уравнением Х+Х, где X - частное. Устройство содержит регистр 1 принимающий делимое А, сумматор 3, вычитающий в дополнительном коде из делимого Л резуль тэт с,пвину тый на Е разрядов в сторону м,,адши разрядов , задержанных на такт на промежуточном регистре 2. Первоначально регистр 2 обнуляется Со старших и младших выходов сумматора 3 снимается код Х1 частного и 6мл адших разрядов кода Х2 остатка соответственно При значении остатка меньше Е процесс вычисления завершается не более чем за тактов Промежуточный регистр 2 на последующих тактах подтверждает на выходах значение кода Х1 частного. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5 принимает нулевое значение, поступающее в качестве старшего разряда остатка Х2. При значении остатка, равном Е, на выходах сумматора 3 через тактов генерируется последовательность двух значений: с недостатком - искомая величина кода Х1 и единичные младшие разряды кода Х2; с избытком - код Х1 + 1 и нулевые младшие разряды кода Х2 Счетчик 4 отсчитывает тактов работы устройства, после чего устанавливает на выходе нулевое значение, останавливающее счет по входу разрешения счета На выходе элемента И-НЕ 6 устанавливается нулевое значение, запрещающее прием информации в промежуточный регистр 2 2 ил. Ё CJ Ос Ј ч:

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 06 F 7/52

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

П,7а Ц1

) !

° 7

Ф -

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

IO

77

77

77 (21) 4709020/24 (22) 22.06.89 (46) 23,06.91. Бюл. ¹ 23 (71) Одесский политехнический институт (72) А.В. Дрозд, Е.Л. Полин, Е.В. Беликова и

Ю.B. Дрозд (53) 681.325(088. 8) (56) Авторское свидетельство СССР № 1481746, кл. G 06 F 7/52, 1987, Авторское свидетельство СССР

М 1490675, кл. G 06 F 7/52, 1987. (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ (57) Изобретение относится к вычислительной тех;-7ике, Целью изобретения является расширение области применения устройс7ва за счет выполнения операции деления чисел на константу типа (2 -1), Деление осуF,. ществляется в соответствии с уравнен»ем

А=2 Х+Х, где Х вЂ” частное. Устройство содерP жит регистр 1, принимающи делимое А, сумматор 3, вычитающий в допол7»тельном коде из делимого Л результат, с,винутый на Гразрядов в сторону ь1,адши>: разрядов, задержанных на такт на промежуточном регистре 2. Первоначально регистр 2 обну„„5U 1658149 А1 ляется. Со старших и младших выходов сумматора 3 снимается код Х1 частного и (младших разрядов кода Х2 остатка соответственно. При значении остатка меньше с процесс вычисления завершается не более чем эа )n/1(+1 тактов, Промежуточный регистр 2 на последующих тактах подтверждает на выходах значение кода Х1 частного. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5 принимает нулевое значение, поступающее в качестве старшего разряда остатка Х2, При значении остатка, равном г, на выходах сумматора 3 через )n/((+1 тактов генерируется последовательность двух значений: с недостатком — искомая величина кода Х1 и единичные младшие разряды кода Х2; с избытком — код Х1+1 и нулевые младшие разряды кода Х2. Счетчик 4 отсчитывает )пlг(+1 тактов работы устройства, после чего устанавливает на выходе нулевое значение, останавливающее счет по входу разрешения счета. На выходе элемента И-НЕ 6 устанавливается нулевое значение, запрещающее прием информации в промежуточный регистр 2. 2 ил.

1658149

Изобретение относится к вычислительной технике и может быть использовано в арифметических блоках ЭВМ, Цель изобретения — расширение области применения путем выполнения опера- 5 ции деления чисел на константу типа (2+1), На фиг, 1 приведена структурная схема устройства; на фиг, 2 — временные диаграммы.

Устройство содержит регистр 1 делимо- 10

ro, промежуточный регистр 2, сумматор 3, счетчик 4, элемент ИСКЛ ЮЧАЮЩЕ Е ИЛИ

5, элемент И-НЕ 6, элементы НЕ 7.1„,7,п(+1, элементы И 8.1...8,Р группы, вход 9 запу- 15 ска устройства, вход 10 тактовых импульсов устройства, вход 11 делимого устройства, выходы 12 частного устройства и выходы 13 остатка устройства.

Работу устройства иллюстрируют вре- 20 менные диаграммы, представленные на фиг. 2, На вход 11 устройства поступает данное — п-разрядное двоичное число А. Это число записывается в регистр 1 делимого по 25 сигналу, поступающему на синхровход регистра 1 делимого через вход 9 устройства.

Одновременно этот сигнал приходит на вход сброса промежуточного регистра 2, устанавливая его в нулевое состояние, и на 30 вход установки счетчика 4, Получение искомого частного X можно описать уравнением

А/(2+1)=Х или А=2 Х+Х, 35 из чего следует, что частное Х совпадает с делимым, сдвинутым на 1 двоичных разрядов в сторону младших разрядов, и при этом имеет место погрешность, определяемая значением Х и также выражаемая через де- 40 лимое А. Погрешность учитывается на сумматоре 3 путем вычитания в дополнительном коде изделимого А,сдвинутого íà t разрядов в сторону младших разрядов результата и синхронизации операции сложения с ис- 45 пользованием промежуточного регистра 2, Для этого число А с выходов регистра делимого 1 подается на первую группу входов сумматора 3. Код со старших выходов сумматора 3 (с ((+1)-го по и-й выход) поступает 50 на информационные входы регистра 2, с выходов его разрядов код поступает на элементы НЕ группы, инвертируется и далее поступает на вторую группу входов сумматора 3 (с 1-го по (n-1+1)-й вход). Промежуточ- 55 ный регистр 2 осуществляет прием информации по сигналам, поступающим на его синхровход через тактовый вход 10 устройства. На старшие входы второй группы входов сумматора 3 (с (и-(+2)-го по и-й вход) и на вход переноса сумматора 3 поступает уровень логической единицы с единичной шины.

Со старших входов сумматора 3 (с (Г+1)го по и-й выход) снимается код Х1 частного, а с С младших выходов сумматора 3 снимается (младших разрядов кода Х2 остатка от деления на константу 2 +1 при целочисленном делении. При значении остатка, меньшем 1, процесс вычисления завершается не более, чем эа )пИ(+1 тактов, промежуточный регистр 2 в последующих тактах подтверждает на выходах значение кода Х1 частного, Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

5, сравнивающий младший разряд кода Х1 на соседних тактах. принимает нулевое значение, поступающее на выход 13 устройства в качестве старшего (1+1)-ro разряда остатка

Х2, а также на вход элемента И-НЕ 6, разрешающего единичным значениям прохождение ь младших разрядов кода Х2 через группу элементов И 8 на выходы 13, При значении остатка, равном Г на выходах сумматора 3 через )n/0(+1 тактов генерируется последовательность двух значений: с недостатком — искомая величина кода Х1 и составленные из единиц гмладших разрядов кода Х2 и с избытком — код

X1+1 и нулевые младшие разряды кода Х2, Счетчик 4 отсчитывает)п/((+1 тактов работы устройства, после чего устанавливает на выходе, являющемся инверсным выходом заема, нулевое значение, останавливающее счет по входу разрешения счета. Это значение поступает также на третий инверсный вход элемента И-НЕ 6, На первые два входа элемента И-НЕ 6 поступают единичные curHBJlbl с выхода элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 5 (это означает, что остаток равен 2") и с первого выхода сумматора 3 (это означает, что на старших выходах сумматора 3 определена искомая величина кода X1). При этом на выходе элемента И вЂ” НЕ 6 вырабатывается нулевое значение, запрещающее дальнейший прием информации в промежуточный регистр 2 и обнуляющее код на выходах элементов И группы 8, а на выходах 12 и 13 устройства устанавливаются соответственно коды Х1 частного и (+1)-разрядный остаток X2=100. „.....О.

Счетчик 4 выполнен на микросхеме

155ИЕ7, его установочный вход соединен с входами приема информации через инвертор, информационные входы микросхемы подключены к двоичной константе )п/1(+1, вычитающий вход и вход разрешения счета подключены к входам "-1" и " 1" соответственно.

Формула изобретения

Устройство для деления, содержащее регистр делимого, промежуточный регистр, 1658149 сумматор, группу элементов И, первый элемент НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем входы разрядов делимого устройства соединены с информационными входами соответствующих разрядов регистра делимого, выходы разрядов которого соединены с входами разрядов первого слагаемого сумматора, выходы г, младших разрядов которого соединены с первыми входами элементов И группы соответственно, выходы которых соединены с выходами (младших разрядов остатка устройства, выходы разрядов с ((+1)-го по п-й сумматора (где п— разрядность делимого) соединены с информационными входами разрядов промежуточного регистра, о т л и ч а ю щ е е с я тем, что, с целью расширения области применейия путем выполнения операции деления чисел на константу типа (2+1), устройство содержит счетчик, элемент И-НЕ, (n-L) элементов НЕ, причем выходы разрядов промежуточного регистра соединены с входами с первого по (n-(+1) элементов НЕ соответственно, выходы которых соединены с входами разрядов с первого по (п-{+1)-й второго слагаемого сумматора, входы и-го и (n-(+2) разрядов второго слагаемого которого соединены с входом переноса сумматора и входом логической единицы устройства, выход младшего разряда промежуточного регист5 ра соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с информационным входом младшего разряда промежуточного регистра, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

10 соединен с выходом старшего разряда остатка устройства и с первым прямым входом элемента И вЂ” НЕ, второй прямой вход которого соединен с выходом младшего разряда сумматора, выходы разрядов с(Ь-1)-го по и-й

15 которого соединены с выходом частного устройства, вход запуска устройства соединен с входом сброса промежуточного регистра, с входом синхронизации регистра делимого и установочным входом счетчика, синхров20 ход которого соединен с синхровходом промежуточного регистра и с входом тактовых импульсов устройства, инверсный выход заема счетчика соединен с входом разрешения счета счетчика и инверсным входом

25 элемента И-НЕ, выход которого соединен с входом разрешения записи промежуточного регистра и вторыми входами элементов И группы.

1658149

27/5

29/5

Вх9

Вх. 10

11101

11011

Вх.11

11101 дух. зл.! оых.

ЗЛ 2

Вых М.Ф

Вых. зл.5 дых. зл.6 бух. ЗЛ.7

111 001 010 07Р йи. 12

11 01 дых.13

Фог. 2

Составитель Н,Маркелова

Техред М,Моргентал Корректор М,Шароши

Редактор Н.Яцола

Заказ 1713 Тираж 404 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при Гкнт сссР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Вых. зл,З остове счетчика

000 110 101 707

11011 10101 1017@ 10110

Ф 5 2 1 0

000 111 )01 7Щ 107 )К

11101 11101 11006 Ю111 тт 10111

5 2 7 0

0ОО О10 тЦ 0Ю 001

771 3700 770 101 110 10

П1 1П Pg ЦОО ОО