Устройство для контроля цифровых больших интегральных схем

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (и) 530282

Союз Ооветских

Социалистических

Республик ь

t ь (61) Дополнительное к авт, свид-ву (22) Заявлено 22.07.74 (21) 2047446/21

G 01R 31/28 (51) М. Кл. с присоединением заявки №

Совета Министров СССР по делам изобретений н открытий

Опубликовано 30.09.76. Бюллетень М 36

Дата опубликования описания 20.10.7б (53) УДК 621.317.799 (088.8) (72) Авторы изобретения

Е. А. Маслов, Э. И. Пушкин и В. И. Самсонов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ЦИФРОВЫХ БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ Уд Рственный комитет (23) Г1риоритет

Изобретение относится к области измерительной техники, в частности к устройствам для контроля больших интегральных схем (БИС) .

Известно устройство автоматического контроля больших интегральных схем, содержащее запоминающее устройство (ЗУ) входных тестовых комбинаций, счетчик адреса, ЗУ первой тестовой комбинации, регистр адреса контролируемой тестовой комбинации, регистр выходной тестовой комбинации и амплитудный дискриминатор. (1)

Недостатком этого устройства является невозможность контроля цифровых БИС, содержащих стробоскопическую систему ввода информации.

Известны также устройства для контроля цифровых БИС, содержащие генератор тестовых сигналов, соединенный одновременно с входами эталонной и испытуемой БИС, выходы которых подключены к соответствующим входам цифрового компаратора, и регистратор брака, соединенный с одним из входов генератора тестовых сигналов. (2)

Однако такими устройствами невозможно контролировать цифровые БИС, содержащие стробоскопическую систему вывода информации, управляемую пересчетным устройством, например БИС микро-ЭВМ (калькуляторов) .

Целью изобретения является расширение функциональных возможностей устройства.

Для достижения указанной цели в устройство для контроля цифровых больших инте5 гральных схем (БИС), содержащее генератор тестовых сигналов, соединенный одновременно с входами эталонной и испытуемой БИС, выходы которых подключены к соответствующим входам цифрового компаратора, и реги1о стратор брака, соединенный с одним из входов генератора тестовых сигналов, введены генератор импульсов, два электронных ключа и триггер фиксации совпадений, при этом выход генератора импульсов соединен с входом

15 испытуемой БИС непосредственно, а эталонной БИС вЂ” через первый электронный ключ, основной выход цифрового компаратора через второй электронный ключ соединен с регистратором брака, а дополнительный вы20 ход — с первым входом триггера фиксации совпадений, второй вход которого и второй вход генератора тестовых сигналов соединены с клеммой «пуск», а выход триггера фиксации совпадений подключен ко вторым входам

25 электронных ключей.

На чертеже приведена структурная электрическая схема устройства.

Устройство для контроля цифровых БИС содержит генератор 1 тестовых сигналов, сое530287

Составитель А. Рассмотров

Техред М. Семенов

Редактор E. Дайч

Корректор О. Тюрина

Заказ 2177/9

Изд. № 1685

Тираж 1029

Подписное типографии, пр. Сапунова, 2 диненный со входами эталонной и испытуемой БИС 2, 3, выходы которых подключены ко входам цифрового компаратора 4; регистратор 5 брака, соединенный с одним из входов генератора 1; генератор 6 импульсов, выход которого соединен с входом БИС 3 непосредственно, а с входом БИС 2 — через электронный ключ 7; электронный ключ 8, соединяющий основной выход компаратора 4 с регистратором 5 брака, триггер 9 фиксации совпадений, соединенный с дополнительным выходом компаратора 4, с клеммой «пуск» и электронными ключами 7 и 8.

Устройство для контроля цифровых БИС работает следующим образом.

В исходном состоянии электронные ключи

7, 8 закрыты. Сигналы сброса, поданные на входы БИС 2, 3, устанавливают их в исходное нулевое состояние. Совпадения сигналов на выходах исследуемых БИС не происходит, так как счетчики стробоскопической индикации в исходное состояние не устанавливаются. Несовпадение сигналов на выходах схем свидетельствует о несогласовании их работы.

Для обеспечения согласования работы испытуемой БИС 3 с эталонной 2 с помощью генератора 6 формируют сигнал стробоскопической индикации, который поступает на вход

БИС 3. Прохождению сигнала на БИС 2 препятствует ключ 7. При совпадении выходных сигналов эталонной и испытуемой БИС 2, 3 срабатывает компаратор 4, который сигналом с дополнительного выхода переключает триггер 9. Триггер открывает ключи 7, 8, которые в свою очередь открывают канал измерения.

Момент срабатывания триггера свидетельствует о согласовании работы обеих БИС. Далее контроль БИС осуществляют проверкой их на функционирование по принципу «годен †негод».

Формула изобретения

Устройство для контроля цифровых больших интегральных схем (БИС), содержащее генератор тестовых сигналов, соединенный од10 новременно с входами эталонной и испытуемой БИС, выходы которых подключены к соответствующим входам цифрового компаратора, регистратор брака, соединенный с одним из входов генератора тестовых сигналов, о т15 л и ч а ю щ ее с я тем, что, с целью расширения функциональных возможностей устройства, в него введены генератор импульсов, два электронных ключа и триггер фиксации совпадений, при этом выход генератора импульсов

20 соединен с входом испытуемой БИС непосредственно, а эталонной БИС вЂ” через первый электронный ключ, основной выход цифрового компаратора через второй электронный ключ соединен с регистратором брака, а до25 полнительный выход — с первым входом триггера фиксации совпадений, второй вход которого и второй вход генератора тестовых сигналов соединены с клеммой «пуск», а выход триггера фиксации совпадений подключен ко

80 вторым входам электронных ключей.

Источники информации, принятые во внимание при экспертизе изобретения: (1). Авт. св. № 377738, кл. 6 05В 23/02, 06. 11.70.

ç5 (21. Акц. заявка. Япония № 347, кл. 99(5)

С6, 1973 г. (прототип).

Устройство для контроля цифровых больших интегральных схем Устройство для контроля цифровых больших интегральных схем 

 

Похожие патенты:

Авторы // 392504

Изобретение относится к области микроэлектроники и может быть использовано для выделения из партии интегральных схем (ИС) схемы повышенной надежности

Изобретение относится к области испытания объектов электронной техники, в частности предназначено для отбраковки образцов интегральных микросхем с аномально низкой радиационной стойкостью и надежностью
Наверх