Тестовый модуль для контроля параметров интегральных микросхем

 

Оойооюз ., 1 ь,й, ."житно-т&i t. 1 ЧBскйй

G::;áëûTåêà МБА

111 570856

О ИКАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союэ Советских

Социалистических

Республик (61) Дополнительттое к авт. свид-ву ,(22) Заявлено 29.04.76 (21) 2351714/21 с присоединением заявки № (23) Приоритет

Опубликовано 30.08.77. Бюллетень № 32

Дата опубликования описания 13.09.77 (51) М. Кл 2 G 01R 31/28

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 621.318.799 (088.8) (72) Авторы изобретения

В. М. Дубовис, Ю. И. Антонов и Ю. Н. Чернышов (71) Заявитель (54) ТЕСТОВЫЙ МОДУЛЪ ДЛЯ КОНТРОЛЯ ПАРАМЕТРОВ

ИНТЕГРАЛЪНЫХ МИКРОСХЕМ

Изобретение относится к электронной технике и может использоваться при контроле линейных микросхем в условиях серийного производства в комплексе с автоматическим измерительным оборудованием.

Известен тестовый модуль для контроля параметров микросхем с дифференциальным выходом, содержащий вспомогательный усилитель, входы которого подключены к резисторным делителям напряжения, включенным соответственно между выходами испытуемой микросхемы и общей шиной, делитель обратной связи, включенный между выходом вспомогательного усилителя и общей шиной, резистор температурной стабилизации и измерительные резисторы, параллельно которым подключены переключатели.

Однако этот тестовый модуль имеет низкое быстродействие из-за коммутации входных цепей испытуемой микросхемы при сборе тестовых схем для контроля отдельных параметров микросхемы, которая приводит к увеличению временных задержек на тестах, обусловленнных переходными процессами в цепях коррекции и требует применения в составе автоматизированного измерительного оборудования дорогостоящего электронно-вычислительного у стройства.

Цель изобретения — исключение коммутации цепей контролируемой интегральной микросхемы.

Для этого в .предлагаемый тестовый модуль для контроля параметров интегральных микросхем введены два дополнительных делителя напряжения, два резистора и три операционных усилителя, неинвертирующий вход первого из которых подключен к делителю обратной связи, неинвертирующий вход второго через резистор температурной стабилизации подключен к общей шине, а инвертирующие

10 входы первого и второго операционных усилителей подсоединены к соответствующим входам контролируемой микросхемы и через резисторы к выходам первого и второго операционных усилителей, причем один из входов

15 третьего операционного усилителя подключен к одному из дополнительных делителей напряжения, включенному между выходами первого и третьего операционных усилителей, а второй вход третьего операционного усилите20 ля подключен к второму дополнительному делителю напряжения, включенному между BbIходом второго операционного усилителя и общей шиной.

25 На чертеже представлена структурная схема предлагаемого тестового модуля.

Тестовый модуль для контроля параметров интегральных микросхем содержит усилитель

1, входы которого подключены к делителю на30 пряжения на резисторах 2, 3 и 4, 5, подключенных соответственно между выходами нспы570856

25 у с

Е2 lsxь (91

Ез — вх, т 7 туемой микросхемы и общей шиной 6; резистор 7, подключенный к выходу вспомогательного усилителя, и резистор 8, подключенный к общей шине, образуют делитель обратной связи, к которому подключен неинвертирующий вход операционного усилителя 9, инвертирующий вход которого подключен к одному из входов испытуемой интегральной микросхемы и через резистор 10 к выходу операционного усилителя 9, к которому через резистор 11 подключен вход операционного усилителя 12, соединенный с выходом через резистор 13, а другой вход — к делителю напряжения на резисторах 14 и 15, включенному между общей шиной и выходом операционного усилителя 16, неинвертирующий вход которого подключен через резистор 17 температурной стабилизации к общей шине, а инвертирующий вход — к второму входу испытуемой интегральной микросхемы и через резистор 18 к выходу.

Режим испытуемой интегральной микросхемы определяется усилителем 1, устанавливающим равенство выходных напряжений испытуемой интегральной микросхемы. Испытуемая интегральная микросхема и усилитель 1 охвачены глубокой отрицательной обратной связью по постоянному току посредством резисторов 7 и 8. Входные токи сбалансированной испытуемой микросхемы поступают соответственно на инвертирующие входы операционных усилителей 9 и 16, которые соединены с выходами через резисторы 10 и 18.

Если усилители 9 и 16 идентичны и согласованы по своим параметрам, то к входам испытуемой микросхемы приложено напряжение смещения нуля и выходном напряжение на выходе вспомогательного усилителя равно причем сопротивление резистора Ro= 100R7.

Выходные напряжения Е и Ез на выходах операционных усилителей 9 и 16 равны

Выходное напряжение Е на выходе усилителя 12, осуществляющего вычитание напряжений Е и Е, определяется выражением iз (1+ iз 1 p Rie

4 3 (R) 4 R15 11 R11

Если выбрать Rlo=R>s, R>4=R>=R>a, то

4

Es — (lex, R) (lsx, R)— — (lsx, lsx,.) Л вЂ” уЯ

Получаем значения параметров одновременно: на выходе вспомогательного усилителя

1 — напряжение, равное — 100 Ue„„íà выходах усилителей 9 и 16 — напряжения, пропорциональные входным токам смещения, на выходе усилителя 12 — напряжение, пропорциональное разности входных токов, исключая коммутацию входных цепей испытуемой микросхемы.

Тестовый модуль не требует последовательного сбора тестовых схем для измерения указанных выше параметров микросхемы, не имеет коммутирующих элементов для коммутации входных цепей микросхемы, приводящих к увеличению временных задержек, обусловленных переходными процессами в цепях коррекции, дает возможность измерения параметров микросхемы без запоминания промежуточных результатов и вычислений.

Формула изобретения

Тестовый модуль для контроля параметров интегральных микросхем, содержащий усилитель, входы которого подключены к делителям напряжения, включенным соответственно между выходами испытуемой микросхемы и общей шиной, делитель обратной связи, включенный между выходом усилителя и общей шиной, и резистор температурной стабилизации, отличающийся тем, что, с целью исключения коммутаций цепей контролируемой интегральной микросхемы, в него введены два дополнительных делителя напряжения, два резистора и три операционных усилителя, неинвертирующий вход первого из которых подключен к делителю обратной связи, неинвертирующий вход второго через резистор температурной стабилизации подключен к общей шине, а инвертирующие входы первого и второго операционных усилителей подсоединены к соответствующим входам контролируемой интегральной микросхемы и через резисторы к выходам первого и второго операционных усилителей, причем один из входов третьего операционного усилителя подключен к одному из дополнительных делителей напряжения, включенному между выходами первого и третьего операционных усилителей, а второй вход третьего операционного усилителя подключен к второму дополнительному делителю напряжения, включенному между выходом второго операционного усилителя и общей шиной.

570856

Составитель В. Лякишев

Техред А. Степанова Корректор Т. Добровольская

Редактор Е, Караулова

Типография, пр, Сапунова, 2

Заказ 1926/19 Изд. № 687 Тираж 1109 Подписное

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 7К-35, Раушская наб., д. 4/5